特許

J-GLOBAL ID：200903011378407998

半導体装置の製造方法、および露光装置

発明者： 豊田 剛宏
出願人/特許権者： キヤノン株式会社
代理人 (4件)： 宮崎 昭夫 ,  石橋 政幸 ,  岩田 慎一 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2005-129360
公開番号（公開出願番号）：特開2006-310446
出願日： 2005年04月27日
公開日（公表日）： 2006年11月09日
要約：

【課題】 チップパターンを複数に分割して分割露光を行う際の分割パターン領域間の繋ぎずれを低減させることが可能な半導体装置の製造方法を提供する。【解決手段】 チップパターンを複数に分割した複数の分割パターンのそれぞれに対応する複数のフォトマスクの少なくとも一つが、アライメントマークを有するフォトマスクセットを準備する工程と、アライメントマークを有するフォトマスクを用いて基板上に塗布された第1のフォトレジストにアライメントマークを含むパターンを転写する工程と、第1のフォトレジストをマスクにしてエッチング処理を行ってアライメントマークを含むパターンを基板に形成する工程と、アライメントマークを含むパターンが形成された基板上に第2のフォトレジストを塗布する工程と、第2のフォトレジストにパターンを形成するためのフォトマスクと基板との位置合わせをアライメントマークを用いて行う工程とを有するものである。【選択図】 図10

請求項（抜粋）：

チップパターンを複数に分割した複数の分割パターンのそれぞれに対応する複数のフォトマスクの少なくとも一つが、アライメントマークを有するフォトマスクセットを準備する工程と、 前記アライメントマークを有するフォトマスクを用いて基板上に塗布された第1のフォトレジストに該アライメントマークを含むパターンを転写する工程と、 前記第1のフォトレジストをマスクにしてエッチング処理を行って前記アライメントマークを含むパターンを前記基板に形成する工程と、 前記アライメントマークを含むパターンが形成された基板上に第2のフォトレジストを塗布する工程と、 前記第2のフォトレジストにパターンを形成するためのフォトマスクと前記基板との位置合わせを、該基板に形成されたアライメントマークを用いて行う工程と、 を有する半導体装置の製造方法。

IPC (2件)：

H01L 21/027 ,  G03F 7/20

FI (3件)：

H01L21/30 514A ,  G03F7/20 521 ,  H01L21/30 523

Fターム (7件)：

5F046BA04 ,  5F046BA05 ,  5F046CB17 ,  5F046EB01 ,  5F046EB02 ,  5F046EB07 ,  5F046ED01

引用特許：

出願人引用 (2件)

• 特開昭61-180275号公報
  
• 分割露光方法
  公報種別：公開公報   出願番号：特願平7-354019   出願人：株式会社日立製作所