特許
J-GLOBAL ID：200903011479767871
マスタスレーブ自動設定システム
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-282133
公開番号（公開出願番号）：特開平10-124444
出願日： 1996年10月24日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 それぞれのマスタ、スレーブの設定を、個々の記憶装置のスイッチを操作すること無しに、組み込み後に、コンピュータのソフトウェアから、設定可能とし、IDEインタフェースの互換を保ちつつ、マスタ、スレーブ変更の柔軟性、容易性を向上させる。【解決手段】 記憶装置5と、記憶装置6と、CPU13と、IDEインタフェースであるバス19と、記憶装置5および記憶装置6のマスタスレーブを設定するマスタスレーブ設定回路16と、マスタスレーブ自動設定回路16に送る情報を保存するバックアップメモリ17とから構成され、ソフトウェアが、バックアップメモリ内のマスタスレーブ情報を書き換え、これに基づいてマスタスレーブ自動設定回路16がマスタスレーブ切り替え信号を作成する。記憶装置5、記憶装置6は、マスタスレーブ切り替え信号により動作を行う。
請求項（抜粋）：
CPUと、種別を示す第1の種別情報および存在を示す第1の装置取り付け情報を持つ第1の記憶装置と、種別を示す第2の種別情報および存在を示す第2装置取り付け情報を持つ第2の記憶装置と、前記CPUで実行されるソフトウェアからの指示によりマスタスレーブ情報が格納されるバックアップメモリと、前記第1および第2の種別情報および前記第1および第2の装置取り付け情報および前記マスタスレーブ情報に基づいて前記第1および第2の記憶装置のマスタ、スレーブを決定するマスタスレーブ自動設定回路と、前記CPU、前記第1および第2の記憶装置、前記バックアップメモリおよび前記マスタスレーブ自動設定回路を接続するバスとを有することを特徴とするマスタスレーブ自動設定システム。
IPC (3件)：
G06F 13/14 330
, G06F 3/06 301
, G06F 12/16 310
G06F 13/14 330 Z
, G06F 3/06 301 A
, G06F 12/16 310 J
