特許
J-GLOBAL ID：200903011577917490

円筒形キャパシタ下部電極の製造方法

発明者：
廣田 俊幸

廣田 俊幸 について

, 
竹田 和浩

竹田 和浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-127367
公開番号（公開出願番号）：特開2000-323673
出願日： 1999年05月07日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 本発明は円筒形キャパシタ用ホール内部に充分なフォトレジストを残し導電膜を保護しつつ、外部の不要なフォトレジストを取り除く方法を提供し、次世代半導体記憶装置に用いられる円筒形キャパシタを一定の品質で、高いスループットで作製することを目的とする。【解決手段】 円筒形キャパシタ下部電極の型となるホールを含むウエハ全面にホール状の形状を保ったまま導電膜を形成する工程と、該ホールを埋め込むようにウエハ全面にフォトレジストを塗布する工程と、少なくとも、前記下部電極の形成領域に、ウエハ面の法線方向に対し実質的に斜入射光成分が支配的になるようにして露光を行う
請求項（抜粋）：
半導体素子を形成した半導体基板上に、層間絶縁膜を形成する工程と、該層間絶縁膜の所定の領域に円筒形キャパシタ下部電極の型となる凹部を開孔する工程と、該凹部内壁を含む前記層間絶縁膜上に凹部形状を保ったまま、導電膜を形成する工程と、該凹部を埋め込むように、前記導電膜上にポジ型のフォトレジストを塗布する工程と、前記凹部内部に前記フォトレジストを残して、前記導電膜上のフォトレジストを感光させる露光工程と、前記凹部内部に、前記フォトレジストを残して、前記導電膜上の前記フォトレジストを選択的に除去する現像工程と、エッチングを行い、前記凹部内部の導電膜を残して、前記層間絶縁膜上の選択的に除去するエッチバック工程と、前記凹部内部の前記フォトレジストを除去する剥離工程とを有する、半導体装置に用いられる円筒形キャパシタ下部電極の製造方法において、前記露光工程で、少なくとも前記下部電極の形成領域に、ウエハ面の法線方向に対し、実質的に斜入射光成分が支配的になるようにして露光することを特徴とする円筒形キャパシタ下部電極の製造方法。
IPC (6件)：
H01L 27/108 ,  H01L 21/8242 ,  G03F 7/20 521 ,  H01L 21/027 ,  H01L 27/04 ,  H01L 21/822
FI (4件)：
H01L 27/10 621 C ,  G03F 7/20 521 ,  H01L 21/30 514 C ,  H01L 27/04 C
Fターム (33件)：
5F038AC05 ,  5F038AC09 ,  5F038DF05 ,  5F038EZ11 ,  5F038EZ20 ,  5F046AA20 ,  5F046BA03 ,  5F046BA07 ,  5F046CB02 ,  5F046CB05 ,  5F046CB08 ,  5F046CB23 ,  5F046CB25 ,  5F046DA01 ,  5F083AD24 ,  5F083AD62 ,  5F083GA27 ,  5F083GA30 ,  5F083JA32 ,  5F083JA33 ,  5F083JA35 ,  5F083JA38 ,  5F083JA40 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR09 ,  5F083PR21 ,  5F083PR22
引用特許：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM