特許
J-GLOBAL ID：200903011733079140

半導体装置の製造方法および半導体装置

発明者：
菅野 道博

菅野 道博 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2003-271231
公開番号（公開出願番号）：特開2005-033023
出願日： 2003年07月07日
公開日（公表日）： 2005年02月03日
要約：
【課題】狭い配線間における絶縁膜の埋め込み性を改善し、配線間に絶縁膜を埋め込んだ際にその絶縁膜にボイドを発生すること無く、信頼性の高い絶縁膜の形成を図る。【解決手段】基板11上に配線14を形成した後に配線14の側部にスペーサ17を形成する工程と、基板11上に配線14間を埋め込むとともに配線14およびスペーサ17を被覆する絶縁膜21を形成する工程とを備えた半導体装置に製造方法において、スペーサ17を形成した後で絶縁膜21を形成する前に、スペーサ17の上部側面の曲率を大きくするようにスペーサ17の上部側面を除去する工程を備えた半導体装置の製造方法である。【選択図】図1
請求項（抜粋）：
基板上に配線を形成した後に前記配線の側部にスペーサを形成する工程と、前記基板上に前記配線間を埋め込むとともに前記配線および前記スペーサを被覆する絶縁膜を形成する工程とを備えた半導体装置に製造方法において、 前記スペーサを形成した後で前記絶縁膜を形成する前に、前記スペーサの上部側面の曲率を大きくするように前記スペーサの上部側面を除去する工程 を備えたことを特徴とする半導体装置の製造方法。
IPC (8件)：
H01L21/768 ,  H01L21/3065 ,  H01L21/3205 ,  H01L21/336 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78
FI (6件)：
H01L21/90 J ,  H01L29/44 S ,  H01L29/58 G ,  H01L21/88 B ,  H01L29/78 301P ,  H01L21/302 105B
Fターム (75件)：
4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD80 ,  4M104DD84 ,  4M104DD91 ,  4M104EE09 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104FF06 ,  4M104FF14 ,  4M104GG08 ,  4M104HH13 ,  5F004AA11 ,  5F004EA12 ,  5F004EA37 ,  5F004EA38 ,  5F004EB03 ,  5F004EB08 ,  5F004FA02 ,  5F004FA06 ,  5F033HH04 ,  5F033HH25 ,  5F033MM07 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ34 ,  5F033QQ35 ,  5F033QQ58 ,  5F033QQ70 ,  5F033QQ82 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033TT02 ,  5F033TT08 ,  5F033VV06 ,  5F033WW00 ,  5F033XX02 ,  5F033XX19 ,  5F033XX31 ,  5F033XX33 ,  5F140AA00 ,  5F140AA08 ,  5F140BA01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG09 ,  5F140BG10 ,  5F140BG12 ,  5F140BG14 ,  5F140BG30 ,  5F140BG34 ,  5F140BG37 ,  5F140BG53 ,  5F140BG54 ,  5F140BG56 ,  5F140BG58 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK22 ,  5F140BK29 ,  5F140BK34 ,  5F140CB01 ,  5F140CC03
引用特許：
出願人引用 (1件)

前のページに戻る

TOP

BOTTOM