特許
J-GLOBAL ID:200903011812451909

CMOS半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 山口 巖
公報種別:公開公報
出願番号(国際出願番号):特願平8-024975
公開番号(公開出願番号):特開平9-219458
出願日: 1996年02月13日
公開日(公表日): 1997年08月19日
要約:
【要約】【課題】例えば液晶ディスプレーの駆動のため、低電圧の入力信号を受けて、±30Vの振幅にレベル変換し出力するCMOS半導体装置を実現し、高速化、低消費電力化、また部品点数の減少を図る。【解決手段】p基板1の表面層に形成したnウェル3の更に表面層にpウェル4を形成しその内部にnチャネルMOSFETを形成する。これにより、基板電位と独立にソース、ドレインの電位が決められる。そのようにした低電圧CMOS部10のロジック回路部と、そのロジック回路部からの信号を受け、基板電位側へレベル変換するレベルシフタ1と、逆極性の高電圧電位へレベル変換するレベルシフタ2と、基板電位と逆極性の高電圧電位間で動作する出力回路との高電圧CMOS部20を集積したCMOS半導体装置とする。
請求項(抜粋):
第一導電型半導体基板の表面層にCMOS構造が集積され、動作時に各MOSFETのゲートおよびソース、ドレインに基板電位と異なる値の電位が印加されるものにおいて、半導体基板の表面層に第二導電型ウェルが形成され、その間に第一導電型チャネルが形成される第一導電型のソース・ドレイン領域はその第二導電型ウェルの表面層に、その間に第二導電型チャネルが形成される第二導電型のソース・ドレイン領域は前記第二導電型ウェルの表面層に形成された第一導電型ウェルの表面層にそれぞれ設けられた低電圧CMOS部と、低電圧CMOS部からの信号を受け、基板側へレベル変換するレベルシフタと、基板中に設けられた基板と逆極性の高電圧ウェルの電位へレベル変換するレベルシフタと、前記基板電位と高電圧ウェルの電位で高電圧動作する出力回路となる高電圧CMOS部とが集積されたことを特徴とするCMOS半導体装置。
IPC (3件):
H01L 21/8238 ,  H01L 27/092 ,  H03K 17/10
FI (2件):
H01L 27/08 321 D ,  H03K 17/10
引用特許:
審査官引用 (1件)
  • CMOS集積回路
    公報種別:公開公報   出願番号:特願平5-228298   出願人:ソニー株式会社

前のページに戻る