特許
J-GLOBAL ID：200903012065480887
アナログ/デジタルコンバータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-512290
公開番号（公開出願番号）：特表2001-517014
出願日： 1998年09月08日
公開日（公表日）： 2001年10月02日
要約：
【要約】【課題】 アナログ/デジタルコンバータ【解決手段】 バンドパスΣΔADCが単一ループ(10)アーキテクチャ又はMASHアーキテクチャ(12、100、121)を利用する。共振器を、遅延セル共振器(131)、無損失分離積分共振器(132)、前方オイラー共振器(133)又は2経路インタリーブ共振器(134)として実現する。この共振器は、アクティブRC、gm-C、MOSFET-C、切り替えキャパシタ又は切り替え電流などのアナログ回路技術で合成できる。この切り替えキャパシタ又は切り替え電流は、単一サンプリング回路、ダブルサンプリング回路又は多重サンプリング回路を用いて設計することができる。切り替えキャパシタ回路を用いたΣΔADCの要件は厳しくないので、ADCはCMOSプロセスで実現して、コストと消費電力を最小化できる。ダブルサンプリング回路(101)によって整合性が改良され、サンプリングクロックのジッタに対する許容性が改善する。特に、バンドパスMASH4-4ΣΔADCは、CDMA応用分野では32というオーバーサンプリング比で85dBという信号対雑音比のシミュレート値を得ている。バンドパスΣΔADCはまた、サンダーサンプリングと共に用いて、周波数をダウン変換させることもできる。
請求項（抜粋）：
カスケード接続された複数のループと; 少なくとも1つのフイード フオワード利得要素であって、各一対の連続したループ間に挿入された利得要素と; 前記複数のループの各々に接続された雑音除去ロジックであって、前記雑音除去ロジックがコンバータ出力を提供する雑音除去ロジックと、を備えるシグマー デルタ型アナログ/デジタルコンバータ。
Fターム (16件)：
5J064AA01
, 5J064AA03
, 5J064AA04
, 5J064BA03
, 5J064BA06
, 5J064BA17
, 5J064BB02
, 5J064BB07
, 5J064BC06
, 5J064BC08
, 5J064BC11
, 5J064BC15
, 5J064BC16
, 5J064BC18
, 5J064BC19
, 5J064BD02
