特許

J-GLOBAL ID：200903012110677263

SOI構造のCMOS回路

発明者： 益子 耕一郎 ,  上田 公大 ,  和田 佳樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-330637
公開番号（公開出願番号）：特開平11-163359
出願日： 1997年12月01日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】 CMOS回路の論理しきい値が電源電位と接地電位との中間値からずれるという課題があった。【解決手段】 第1,第2のPMOSトランジスタ1,2のボディを各トランジスタのゲートに接続し、第1,第2のNMOSトランジスタ3,4のボディを低側基準電位配線6に接続するものである。

請求項（抜粋）：

直列に接続された複数のPMOSトランジスタと、上記PMOSトランジスタに接続されたNMOSトランジスタとを備えたSOI構造のCMOS回路において、上記PMOSトランジスタは、ボディが、ゲートに接続されたものであり、上記NMOSトランジスタは、ボディが、グランドに接続された低側基準電位配線に接続されたものであることを特徴とするSOI構造のCMOS回路。

IPC (2件)：

H01L 29/786 ,  H01L 27/08 331

FI (3件)：

H01L 29/78 613 B ,  H01L 27/08 331 E ,  H01L 29/78 626 C

引用特許：

出願人引用 (1件)

• CMOS論理回路
  公報種別：公開公報   出願番号：特願平7-055594   出願人：三菱電機株式会社

審査官引用 (1件)

• CMOS論理回路
  公報種別：公開公報   出願番号：特願平7-055594   出願人：三菱電機株式会社