特許

J-GLOBAL ID：200903033883974884

CMOS論理回路

発明者： 冨嶋 茂樹 ,  築出 正樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-055594
公開番号（公開出願番号）：特開平8-251012
出願日： 1995年03月15日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 低電源電圧下で高速動作が可能で、かつ貫通電流が小さなCMOS論理回路を提供する。【構成】 入力信号INが「H」レベルとなるスタンバイ期間に出力ノードN2を接地レベルGNDに固定するためのnチャネルMOSトランジスタ2のボディをそのソースに接続する。入力信号INが「L」レベルとなるアクティブ期間に出力ノードN2を電源レベルVccにプルアップするためのpチャネルMOSトランジスタ2のボディをそのゲートに接続する。アクティブ期間にはpチャネルMOSトランジスタ1のしきい値を下げて駆動力を上げ、スタンバイ期間にはpチャネルMOSトランジスタ1のしきい値を上げて貫通電流をなくす。

請求項（抜粋）：

SOI基板上に形成され、各々が、ソース領域と、ドレイン領域と、そのソース領域およびドレイン領域間に位置するボディ領域と、そのボディ領域の上方に位置するゲート電極とを有する複数のMOSトランジスタを含むCMOS論理回路において、前記複数のMOSトランジスタのうちのアクティブ期間に充放電動作をするMOSトランジスタのボディ領域がそのゲート電極に接続され、それ以外のMOSトランジスタのボディ領域がそのソース領域に接続されることを特徴とする、CMOS論理回路。

IPC (6件)：

H03K 19/0948 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/0175

FI (5件)：

H03K 19/094 B ,  H03K 17/16 L ,  H01L 27/08 321 L ,  H03K 17/687 F ,  H03K 19/00 101 F

引用特許：

審査官引用 (2件)

• インバータ回路
  公報種別：公開公報   出願番号：特願平5-228938   出願人：三洋電機株式会社
• CMOS型インバータ回路
  公報種別：公開公報   出願番号：特願平5-233489   出願人：三洋電機株式会社