半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-049765
公開番号（公開出願番号）：特開平9-246242
出願日： 1996年03月07日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】比誘電率の低い非晶質弗化炭素膜を絶縁層間膜として用いた半導体装置の絶縁層に選択的にビアホールを形成し、それによる配線遅延時間の短縮やクロストークの軽減のみならず、層間性の密着性や製造プロセスにおける形成条件の自由度の向上を図る。【解決手段】炭素と弗素を主成分とする非晶質弗化炭素膜を含んだ絶縁層により配線層間が電気的に隔絶され、配線層間が絶縁層を貫通した孔に埋め込まれた導電性材料により電気的に接続されている半導体装置を、シリコーン系レジストをエッチングマスクとして、非晶質弗化炭素膜を選択エッチングすることにより製造する。また、非晶質弗化炭素膜上か、孔内側壁のいずれか又は両方に、シリコン酸化膜又はシリコン窒化膜又はシリコンオキシナイトライド膜を形成する。

請求項（抜粋）：

シリコーン系レジストをエッチングマスクとして、炭素と弗素を主成分とする非晶質弗化炭素膜を選択エッチングすることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/3065 , H01L 21/314 , H01L 21/768 , H01L 21/31 , G03F 7/075

FI (6件)：

H01L 21/302 J , H01L 21/314 M , G03F 7/075 , H01L 21/90 J , H01L 21/90 V , H01L 21/95

引用特許：

審査官引用 (7件)

特開昭60-114858
特開昭62-293238
特開昭60-114858

全件表示

前のページに戻る