特許

J-GLOBAL ID：200903012248683060

DRAMをスタックする方法及び装置

発明者： ラジャン, スレシュ ,  スミス, マイケル ,  ワン, デイヴィッド
出願人/特許権者： メタラム インコーポレイテッド
代理人 (3件)： 山田 行一 ,  野田 雅一 ,  池田 成人
公報種別：公表公報
出願番号（国際出願番号）：特願2008-529353
公開番号（公開出願番号）：特表2009-507324
出願日： 2006年09月01日
公開日（公表日）： 2009年02月19日
要約：

大容量メモリシステムは、スタックドメモリ集積回路またはチップを用いて構成される。該スタックドメモリチップは、シグナルインテグリティ等の問題を排除すると共に、現在及び将来のメモリ規格に合うように構成される。【選択図】 図3

請求項（抜粋）：

第1の速度でアクセス可能な複数のセルから構成されるメモリコアを備える、垂直方向にスタックされた複数のダイナミックランダムアクセスメモリ(DRAM)集積回路と、 前記第1の速度よりも大きい速度で、前記DRAM集積回路とメモリバスとの間でインタフェースを設けるインタフェース集積回路と、 を備えるメモリデバイス。

IPC (9件)：

G11C 11/401 ,  G06F 12/00 ,  H01L 27/10 ,  G11C 5/00 ,  G06F 13/16 ,  G06F 12/16 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (8件)：

G11C11/34 371K ,  G06F12/00 550K ,  H01L27/10 495 ,  G11C5/00 303Z ,  G06F13/16 510A ,  G06F12/16 310P ,  G06F12/16 310J ,  H01L25/08 Z

Fターム (22件)：

5B018GA04 ,  5B018HA04 ,  5B018HA12 ,  5B018HA35 ,  5B018KA02 ,  5B018MA01 ,  5B018MA24 ,  5B018NA02 ,  5B060MM01 ,  5B060MM09 ,  5F083ZA23 ,  5M024AA49 ,  5M024BB27 ,  5M024BB33 ,  5M024BB34 ,  5M024DD83 ,  5M024JJ03 ,  5M024LL20 ,  5M024MM09 ,  5M024MM20 ,  5M024PP01 ,  5M024PP02

引用特許：

審査官引用 (2件)

• メモリモジュール及びメモリシステム
  公報種別：公開公報   出願番号：特願2003-115834   出願人：エルピーダメモリ株式会社
• 情報処理装置
  公報種別：公開公報   出願番号：特願平4-104427   出願人：三菱電機株式会社