特許
J-GLOBAL ID：200903012379424469
回路基板、半導体素子収納用パッケージおよび半導体装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2006-293989
公開番号（公開出願番号）：特開2008-112810
出願日： 2006年10月30日
公開日（公表日）： 2008年05月15日
要約：
【課題】高出力化の要求に対応することができる半導体装置を実現すること。【解決手段】接地電位が与えられる接地パターン112が形成された下面と、接地パッド110および信号パッド111が形成された上面とを有する回路基板103を備えたものである。接地パッド110は、接地パターン112および半導体素子104の接地電極113に電気的に接続される。信号パッド111は、半導体素子104の信号電極115および外部端子102に電気的に接続される。【選択図】図1
請求項（抜粋）：
接地電極および信号電極を有する半導体素子が搭載される基体と、
前記基体に設けられた外部端子と、
接地電位が与えられる接地パターンが形成された下面と、前記接地パターンおよび前記半導体素子の接地電極に電気的に接続される接地パッドと前記半導体素子の信号電極および前記外部端子に電気的に接続される信号パッドとが形成された上面とを有しており、前記基体上に配置された回路基板と、を備えた半導体素子収納用パッケージ。
IPC (2件)：
FI (2件)：
H01L23/02 H
, H01L23/12 301Z
