可変遅延回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-061055
公開番号（公開出願番号）：特開平11-261388
出願日： 1998年03月12日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】位相を変化させる範囲を狭めることなく、かつ、位相調整の最小単位を増加させることなく、独立して位相を制御できる複数の基準信号を供給可能な、回路規模の小さい可変遅延回路を提供する。【解決手段】位相調整範囲が異なる複数の遅延回路列101,106-109を設ける。第1の遅延回路列101に外部信号を入力し、第2の遅延回路列106-109は各位相調整可能範囲に対応して第1の遅延回路列に繰り返し設けられた端子から、制御信号152-155により指定されるスイッチ列102-105中のスイッチをそれぞれ選択して、遅延した基準入力信号を第2の遅延回路列に独立に入力する。第2の遅延回路列で、遅延した周期入力信号を更に遅延させる。第1の遅延回路列101中で通過する単位遅延素子Dの数と、第2の遅延回路列106-109中で通過する単位遅延素子Dの数の和により任意の遅延を与えることが出来る。

請求項（抜粋）：

外部より与えられる基準入力信号を、制御信号により決まる時間遅延させることによって独立に位相を調整可能な自然数n本の出力信号を得る可変遅延回路において、外部信号を入力とし、位相調整可能範囲に対応して繰り返し設けられた複数の端子を有する第1の遅延回路列と、位相調整範囲が第1の遅延回路よりも小さい第2の遅延回路列をn個と、前記第1の遅延回路列に繰り返し設けられた端子の中から、制御信号により指定されるn通りの遅延量tdj(j=1〜n)を超えない最大の遅延t1j(j=1〜n)を与える端子をそれぞれ選択して、遅延時間t1j(j=1〜n)だけ遅延した基準入力信号を前記n個の第2の遅延回路列に独立に入力する選択手段とを設け、前記n個の第2の遅延回路列の各列で、前記遅延した基準入力信号をそれぞれ遅延時間(tdj-t1j)だけ遅延させて出力するように構成したことを特徴とする可変遅延回路。

IPC (3件)：

H03K 5/13 , H03K 5/15 , H03L 7/00

FI (3件)：

H03K 5/13 , H03L 7/00 A , H03K 5/15 G

引用特許：

出願人引用 (4件)

特開昭63-305611
特開平1-261018
特開平2-255908

全件表示

前のページに戻る