特許

J-GLOBAL ID：200903012425541033

半導体装置の製造方法およびシリコン基板

発明者： 伊藤 信哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-074095
公開番号（公開出願番号）：特開平9-266206
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：

【要約】【課題】3層以上の配線層を有する半導体装置の製造に関して、製造装置に依存せずかつ特殊な層間膜工程を用いることなくシリコン基板の反りを所定値以下に抑えることが可能な半導体装置の製造方法及びこれに用いられるシリコン基板を提供する。【解決手段】シリコン基板1の厚さをT、直径をDとし、配線層数をnとして、T(単位:μm)≧62.4×D(単位:インチ)×[1.6(n-1)+1.0]1/2 を満足する厚さのシリコン基板を用いて半導体装置を製造する。

請求項（抜粋）：

3層以上の配線層を有する多層配線構造を設けた半導体装置の製造方法において、用いるシリコン基板の厚さをT、直径をDとし、配線層数をnとして、T(単位:μm)≧62.4×D(単位:インチ)×[1.6(n-1)+1.0]1/2を満足する厚さの前記シリコン基板を用いることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 23/538

FI (2件)：

H01L 21/88 Z ,  H01L 23/52 A

引用特許：

審査官引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-007246   出願人：松下電器産業株式会社
• 特開昭60-062107