特許
J-GLOBAL ID：200903012450894854
出力インバータ回路
発明者：
出願人/特許権者：
代理人 (1件)：
堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-129853
公開番号（公開出願番号）：特開平10-322187
出願日： 1997年05月20日
公開日（公表日）： 1998年12月04日
要約：
【要約】【課題】 本発明の目的は、出力インバータ回路において出力電圧の変化時に発生するオーバーシュート,アンダーシュート及びリング・バックを減少させ、しかも電流能力の低下による動作速度の低下を抑制することが可能な出力インバータ回路及びその制御方法を提供する点にある。【解決手段】 出力インバータ回路は、PMOS40,NMOS41により構成されている。各MOSのゲート端子を入力端子Vinに、ドレイン端子を出力端子Voutに接続し、ソース端子をそれぞれ出力インバータ回路の出力電圧により抵抗値が変動する能動抵抗回路42,43を介して電源端子,グランド端子に接続した回路構成を有している。
請求項（抜粋）：
PMOS、NMOSを備えた出力インバータ回路であって、前記PMOS及び前記NMOSの各ゲート端子が入力端子に、各ドレイン端子が出力端子に接続され、前記PMOSのソース端子のみが、出力電圧又は出力電流により制御される能動制御回路に接続されたことを特徴とする出力インバータ回路。
IPC (3件)：
H03K 17/16
, H03K 17/687
, H03K 19/0175
H03K 17/16 H
, H03K 17/687 F
, H03K 19/00 101 F
