薄膜トランジスタの製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：則近憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-025800
公開番号（公開出願番号）：特開平7-235680
出願日： 1994年02月24日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】製造工程を煩雑化することなしに、低リーク電流のTFTを提供する。【構成】多結晶シリコンをチャネルに有するトップゲート型薄膜トランジスタにおいて、ソース・ドレイン領域にイントリンシック領域、低不純物濃度領域、高不純物濃度領域を有する薄膜トランジスタをゲート電極を同一のマスクを用いて、2回のエッチング工程と、1回の不純物注入工程で形成する薄膜トランジスタの製造方法。

請求項（抜粋）：

絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったゲート電極を形成する工程と、このゲート電極をマスクとして前記半導体層に不純物を導入しソース・ドレイン領域形成する工程と、前記ゲート電極の側面をエッチングする工程とを具備することを特徴とする薄膜トランジスタの製造方法。

IPC (3件)：

H01L 29/786 , H01L 21/336 , H01L 21/265

FI (3件)：

H01L 29/78 311 P , H01L 21/265 G , H01L 29/78 311 G

引用特許：

出願人引用 (3件)

特開平4-323876
特開昭58-204570
薄膜半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-293851 出願人：富士ゼロックス株式会社

審査官引用 (3件)

特開平4-323876
特開昭58-204570
薄膜半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-293851 出願人：富士ゼロックス株式会社

前のページに戻る