特許
J-GLOBAL ID：200903012647964200
強誘電体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
山田 義人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-347651
公開番号（公開出願番号）：特開平11-185465
出願日： 1997年12月17日
公開日（公表日）： 1999年07月09日
要約：
【要約】【構成】 強誘電体コンデンサC1およびC2は互いに異なる分極状態を有するため、読出時にビットラインBLを流れるBL信号とビットラインBL/(/は反転を意味する)を流れるBL/信号のレベルは互いに異なる。再書込時、BL信号はインバータ18aによって反転され、BL/信号はインバータ18bによって反転される。インバータ18aからの第1反転信号は、ビットラインBL/を介してコンデンサC1の他方端およびコンデンサC2の一方端に入力され、インバータ18bからの第2反転信号は、ビットラインBLを介してコンデンサC1の一方端およびコンデンサC1の他方端に入力される。このため、コンデンサC1およびC2の分極状態は、元に戻る。【効果】 再書込のためのドライブ電圧が不要となり、消費電力を抑えることができる。
請求項（抜粋）：
それぞれのセルが第1および第2の強誘電体コンデンサおよび2つのスイッチング素子を有し、かつ前記第1および第2の強誘電体コンデンサの一方端が対応する前記スイッチング素子を介して第1ビットラインおよび第2ビットラインにそれぞれ接続される強誘電体メモリにおいて、前記第1および第2の強誘電体コンデンサの他方端を前記第2ビットラインおよび前記第1ビットラインにそれぞれ接続する第1接続手段、第1ビットライン信号に基づく第1再書込信号を前記第2ビットラインに供給する第1供給手段、および第2ビットライン信号に基づく第2再書込信号を前記第1ビットラインに供給する第2供給手段を備えることを特徴とする、強誘電体メモリ。
IPC (5件)：
G11C 11/22
, G11C 14/00
, H01L 27/10 451
, H01L 27/108
, H01L 21/8242
G11C 11/22
, H01L 27/10 451
, G11C 11/34 352 A
, H01L 27/10 651
