半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：日向寺雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-021337
公開番号（公開出願番号）：特開2008-187125
出願日： 2007年01月31日
公開日（公表日）： 2008年08月14日
要約：

【課題】高い終端耐圧が得られる半導体装置を提供する。【解決手段】素子領域及びこの素子領域の外側の終端領域における第1の第1導電型半導体層の主面上に設けられた第2の第1導電型半導体層と、第1の第1導電型半導体層の主面に対して略平行な横方向に第2の第1導電型半導体層と共に周期的配列構造を形成する第3の第2導電型半導体層と、終端領域における第2の第1導電型半導体層及び第3の第2導電型半導体層の上に設けられたフィールド絶縁膜と、フィールド絶縁膜上に設けられ第2の主電極もしくは制御電極に接続されたフィールドプレート電極と、絶縁膜を介在させてフィールドプレート電極に一部が重なって、フィールドプレート電極よりも外側のフィールド絶縁膜上に設けられ、電位が浮遊したフローティングフィールドプレート電極とを備えている。【選択図】図1

請求項（抜粋）：

第1の第1導電型半導体層と、前記第1の第1導電型半導体層の主面に対して略垂直な縦方向に主電流経路が形成される素子領域及び前記素子領域の外側の終端領域における、前記第1の第1導電型半導体層の主面上に設けられた第2の第1導電型半導体層と、前記第2の第1導電型半導体層に隣接して前記第1の第1導電型半導体層の主面上に設けられ、前記第1の第1導電型半導体層の主面に対して略平行な横方向に前記第2の第1導電型半導体層と共に周期的配列構造を形成する第3の第2導電型半導体層と、前記第1の第1導電型半導体層に電気的に接続された第1の主電極と、前記素子領域における前記第3の第2導電型半導体層の上に設けられた第4の第2導電型半導体領域と、前記第4の第2導電型半導体領域の表面に選択的に設けられた第5の第1導電型半導体領域と、前記第5の第1導電型半導体領域及び前記第4の第2導電型半導体領域に接して設けられた第2の主電極と、前記第5の第1導電型半導体領域、前記第4の第2導電型半導体領域、及び前記第2の第1導電型半導体層の上に、ゲート絶縁膜を介して設けられた制御電極と、前記終端領域における前記第2の第1導電型半導体層及び前記第3の第2導電型半導体層の上に設けられたフィールド絶縁膜と、前記フィールド絶縁膜上に設けられ、前記第2の主電極もしくは前記制御電極に接続されたフィールドプレート電極と、絶縁膜を介在させて前記フィールドプレート電極に一部が重なって、前記フィールドプレート電極よりも外側の前記フィールド絶縁膜上に設けられ、電位が浮遊したフローティングフィールドプレート電極と、を備えたことを特徴とする半導体装置。

IPC (3件)：

H01L 29/06 , H01L 29/78 , H01L 29/41

FI (3件)：

H01L29/78 652P , H01L29/44 Y , H01L29/78 652H

Fターム (13件)：

4M104AA01 , 4M104AA03 , 4M104AA04 , 4M104BB01 , 4M104CC00 , 4M104FF01 , 4M104FF10 , 4M104FF31 , 4M104GG02 , 4M104GG03 , 4M104GG09 , 4M104GG18 , 4M104HH20

引用特許：

出願人引用 (1件)

超接合半導体素子
公報種別：公開公報出願番号：特願2000-189590 出願人：富士電機株式会社

前のページに戻る