特許
J-GLOBAL ID：200903012688094422

メモリ共有型マルチプロセッサシステム

発明者：
竹谷 彰浩

竹谷 彰浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 松本 正夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-280594
公開番号（公開出願番号）：特開2000-090008
出願日： 1998年09月16日
公開日（公表日）： 2000年03月31日
要約：
【要約】【課題】 システムバスの過負荷によるシステム全体の処理効率の低下を防止すると共に、CPUがキャッシュメモリにアクセスする際のレイテンシの向上を図ったメモリ共有型マルチプロセッサシステムを提供する。【解決手段】 複数のCPU111、112、・・・、11n、211、212、・・・、21nと、各CPUに個別に接続された複数のライトバック方式のローカルキャッシュ121、122、・・・、12n、221、222、・・・、22nと、該ローカルキャッシュ間のコヒーレンシ制御を行うホストブリッジ13、14とを備えた2個のCPUクラスタ10、20と、ローカルキャッシュにおけるデータの状態を管理するグローバルキャッシュ70とを備え、2個のCPUクラスタ10、20と第2のキャッシュメモリ70とがシステムバス60よりも高速なキャッシュバス80を介して接続される。
請求項（抜粋）：
ライトバック方式のキャッシュメモリを備えた複数のCPUを用いて構成されたメモリ共有型マルチプロセッサシステムにおいて、前記複数のCPUと、各CPUに個別に接続された複数のライトバック方式の第1のキャッシュメモリと、該第1のキャッシュメモリ間のコヒーレンシ制御を行うブリッジ手段とを備えた2個のCPUクラスタと、前記CPUクラスタの前記第1のキャッシュメモリにおけるデータの状態を管理する第2のキャッシュメモリと、前記CPUクラスタに対してシステムバスを介して接続されたメインメモリとを備え、前記2個のCPUクラスタと前記第2のキャッシュメモリとが前記システムバスよりも高速なキャッシュバスを介して接続されていることを特徴とするメモリ共有型マルチプロセッサシステム。
IPC (3件)：
G06F 12/08 310 ,  G06F 12/08 ,  G06F 15/163
FI (3件)：
G06F 12/08 310 B ,  G06F 12/08 F ,  G06F 15/16 320 K
Fターム (14件)：
5B005JJ11 ,  5B005KK13 ,  5B005MM01 ,  5B005MM05 ,  5B005NN31 ,  5B005NN53 ,  5B005PP03 ,  5B005SS12 ,  5B005UU31 ,  5B005UU32 ,  5B045BB12 ,  5B045BB24 ,  5B045BB29 ,  5B045DD13
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM