特許

J-GLOBAL ID：200903012713952960

半導体集積回路

発明者： 熊谷 浩一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-329965
公開番号（公開出願番号）：特開平9-148916
出願日： 1995年11月24日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】CMOS論理回路の高速化、低消費電力化並びに素子数の削減を図る。【解決手段】MOSトランジスタのソース・ドレイン拡散層容量を劇的に低減可能なSOI基板上にCMOSトランスファゲートを用いてパストランジスタ論理回路を形成し、前記CMOSトランスファゲートを用いたパストランジスタ論理回路を信号伝搬方向に多段に直列接続して論理を構成することにより、動作速度向上、トランジスタ数並びに消費電力の削減を図る。

請求項（抜粋）：

SOI(シリコン・オン・インシュレータ)基板上に形成されたPチャネル型MOSトランジスタ群及びNチャネル型MOSトランジスタ群を用いて論理回路を構成するCMOS半導体集積回路において、Pチャネル型MOSトランジスタとNチャネル型MOSトランジスタのソース同士とドレイン同士を接続し、前記Pチャネル型MOSトランジスタと前記Nチャネル型MOSトランジスタのゲートにそれぞれ互いに相補の信号を加え前記Pチャネル型及びNチャネル型MOSトランジスタのソースとドレイン間の信号伝搬の導通と非導通の切り替えを行うCMOSトランスファゲートを信号の伝搬方向に複数段直列形態に接続した回路を含むことを特徴とする半導体集積回路。

IPC (6件)：

H03K 19/0944 ,  H01L 21/84 ,  H01L 21/86 ,  H01L 29/786 ,  H03K 19/177 ,  H03K 19/20

FI (7件)：

H03K 19/094 A ,  H03K 19/177 ,  H03K 19/20 ,  H01L 21/84 ,  H01L 21/86 ,  H01L 29/78 613 A ,  H01L 29/78 614

引用特許：

審査官引用 (2件)

• 特開平1-216622
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-311741   出願人：株式会社東芝