特許

J-GLOBAL ID：200903012858936237

配線板の製造方法

発明者： 米沢 章 ,  大代 裕康
出願人/特許権者： 山一電機株式会社
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-209085
公開番号（公開出願番号）：特開2001-036245
出願日： 1999年07月23日
公開日（公表日）： 2001年02月09日
要約：

【要約】【課題】 IC素子もしくはICパッケージを対象とした電気特性の試験評価を精度よく行えるインターポーザ基板などを容易に供給できる製造法の提供。【解決手段】 導電性の金属箔ないし薄板5の一主面および他主面に選択的に、エッチングレジスト膜6a,6bを被覆形成する工程と、前記エッチングレジスト6a,6b膜を被覆形成した金属箔ないし薄板5の一主面をハーフエッチングし、接続用端子5aを一主面に突起状に形設する工程と、前記接続用端子5aの形設面に絶縁体層7を積層配置する工程と、前記積層体を加圧一体化し、接続用端子5aの先端部を絶縁体層7面に貫挿・露出させる工程と、前記一体化した金属箔ないし薄板5を選択エッチングし、接続用端子5aに互いに分離接続する外部接続部5bを形成する工程とを有することを特徴とする配線板の製造方法である。

請求項（抜粋）：

導電性の金属箔ないし薄板の一主面および他主面に選択的に、エッチングレジスト膜を被覆形成する工程と、前記エッチングレジスト膜を被覆形成した金属箔ないし薄板の一主面をハーフエッチングし、接続用端子を一主面に突起状に形設する工程と、前記接続用端子の形設面に絶縁体層を積層配置する工程と、前記積層体を加圧一体化し、接続用端子の先端部を絶縁体層面に貫挿・露出させる工程と、前記一体化した金属箔ないし薄板を選択エッチングし、接続用端子に互いに分離接続する外部接続部を形成する工程と、を有することを特徴とする配線板の製造方法。

IPC (3件)：

H05K 3/46 ,  H05K 3/00 ,  H05K 3/20

FI (3件)：

H05K 3/46 G ,  H05K 3/00 W ,  H05K 3/20 Z

Fターム (20件)：

5E343AA12 ,  5E343BB24 ,  5E343BB67 ,  5E343CC46 ,  5E343CC62 ,  5E343DD76 ,  5E343ER11 ,  5E343GG08 ,  5E346BB16 ,  5E346CC58 ,  5E346DD02 ,  5E346DD12 ,  5E346DD32 ,  5E346DD48 ,  5E346EE02 ,  5E346EE08 ,  5E346EE13 ,  5E346GG22 ,  5E346GG28 ,  5E346HH26

引用特許：

審査官引用 (1件)

• 半導体チップ搭載用基板の製造法および半導体装置
  公報種別：公開公報   出願番号：特願平9-330052   出願人：日立化成工業株式会社