縦型電界効果トランジスタ及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：畑泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-254671
公開番号（公開出願番号）：特開平11-097685
出願日： 1997年09月19日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】セルサイズを縮小化してオン抵抗を減らすと共に、ゲート・ソース間容量を小さくした縦型電界効果トランジスタを提供する。【解決手段】第1導電型半導体基板1上に第1導電型エピタキシャル層2を形成し、前記エピタキシャル層2上に第2導電型のベース領域3を形成し、前記少なくともベース領域3にトレンチTを形成し、このトレンチT内にゲート酸化膜4を介してゲートとなる導電体5を埋設し、前記トレンチTの両側に第1導電型ソース領域6を形成し、前記ソース領域6上にソース電極8を形成すると共に前記半導体基板1にドレイン電極9を被着した縦型電界効果トランジスタの製造方法において、トレンチTを形成するための絶縁膜と前記導電体5とをマスク材として前記ソース領域6をセルフアラインで形成したことを特徴とする縦型電界効果トランジスタの製造方法。

請求項（抜粋）：

第1導電型半導体基板上に第1導電型エピタキシャル層を形成し、前記エピタキシャル層上に第2導電型のベース領域を形成し、前記少なくともベース領域にトレンチを形成し、このトレンチ内にゲート酸化膜を介してゲートとなる導電体を埋設し、前記トレンチの両側に第1導電型ソース領域を形成し、前記ソース領域上にソース電極を形成すると共に前記半導体基板にドレイン電極を被着した縦型電界効果トランジスタの製造方法において、前記トレンチを形成するための絶縁膜と前記導電体とをマスク材として前記ソース領域をセルフアラインで形成したことを特徴とする縦型電界効果トランジスタの製造方法。

IPC (2件)：

H01L 29/78 , H01L 21/336

FI (4件)：

H01L 29/78 653 C , H01L 29/78 652 K , H01L 29/78 652 B , H01L 29/78 658 B

引用特許：

審査官引用 (4件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-029561 出願人：三菱電機株式会社
特開平2-309678
特開平3-058485

全件表示

前のページに戻る