特許
J-GLOBAL ID：200903044922299075

絶縁ゲート型半導体装置およびその製造方法

発明者：
高橋 英樹

高橋 英樹 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-185783
公開番号（公開出願番号）：特開平9-036362
出願日： 1995年07月21日
公開日（公表日）： 1997年02月07日
要約：
【要約】【課題】 絶縁ゲート型半導体装置の寄生トランジスタをオンし難くすることにより、絶縁ゲート型半導体装置のSOAを改善する。【解決手段】 U型IGBTのN+エミッタ領域44の隣接する先端に重なるように、またPベース領域43と底部で接触させて、N+エミッタ領域44の不純物濃度より高い不純物濃度を有するP+半導体層45を設け、エミッタ電極51とPベース領域43とをP+半導体層45を介してコンタクトさせることにより、トレンチピッチを小さくし、N+エミッタ領域4とPベース層3とN-層2とから構成される寄生バイポーラトランジスタをオンし難くする。
請求項（抜粋）：
第1と第2の主面を有する第1導電型の第1の半導体層と、この第1の半導体層の第1の主面上に配設された低不純物濃度の第2導電型の第2の半導体層と、この第2の半導体層の表面に配設された第1導電型の第3の半導体層と、この第3の半導体層の表面の一部に選択的に配設された第2導電型の第4の半導体層と、この第4の半導体層の表面においてこの表面に沿う方向に延長して開口し上記第4の半導体層の表面から上記第2の半導体層に達する深さを有する溝形状の内壁と、上記第3、第4の半導体層にわたってこれら半導体層の表面に配設され、この第4の半導体層との接合が表面に露出するとともに上記第4の半導体層の厚さよりも浅い底面を有し、上記第4の半導体層の不純物濃度よりも高い不純物濃度の第2導電型の第5の半導体層と、上記内壁とこの内壁に連続する上記開口近傍の第4の半導体層の表面とを覆う絶縁膜と、この絶縁膜を介して上記内壁表面上に配設されるとともに上記開口近傍の上記第4の半導体層表面に配設された上記絶縁膜表面より後退した表面を有する制御電極と、上記第4、第5の半導体層表面上に配設された第1の主電極と、上記第1の半導体層の第2の主面上に配設された第2の主電極と、を備えた絶縁ゲート型半導体装置。
FI (3件)：
H01L 29/78 652 D ,  H01L 29/78 653 C ,  H01L 29/78 655 A
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM