特許
J-GLOBAL ID：200903013062602791
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-277905
公開番号（公開出願番号）：特開平8-139209
出願日： 1994年11月11日
公開日（公表日）： 1996年05月31日
要約：
【要約】【目的】 絶縁膜に欠陥ポイントやリークポイントが存在しても、電荷蓄積層中の全ての電荷が消滅してしまわないメモリセル構造を実現し、製造歩留り及び信頼性の向上をはかり得る半導体記憶装置を提供することにある。【構成】 半導体基板11上に、トンネル絶縁膜12,電荷蓄積層13,ゲート絶縁膜14及び制御ゲート15を積層してなるMOSトランジスタ構造のメモリセルがマトリクス配置され、基板11と電荷蓄積層13間の電荷の授受によりデータの書き替えを行う半導体記憶装置において、電荷蓄積層13を、各々のメモリセルで複数個に分割して形成したことを特徴とする。
請求項（抜粋）：
半導体基板上に、第1の絶縁膜,電荷蓄積層,第2の絶縁膜及び制御ゲートを積層してなるMOSトランジスタ構造のメモリセルがマトリクス配置され、電荷蓄積層と基板又は制御ゲートとの間の電荷の授受によりデータの書き替えを行う半導体記憶装置において、前記電荷蓄積層は、各々のメモリセルで複数個に分割されていることを特徴とする半導体記憶装置。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
