特許
J-GLOBAL ID:200903013066814971
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (2件):
高田 守
, 高橋 英樹
公報種別:公開公報
出願番号(国際出願番号):特願2003-388316
公開番号(公開出願番号):特開2005-150543
出願日: 2003年11月18日
公開日(公表日): 2005年06月09日
要約:
【課題】 ゲート絶縁膜中の不純物含有量を少なくし、かつシリコン基板にダメージを与えずにゲート絶縁膜を形成する。【解決手段】 シリコン基板11上にシリコン酸化膜12を形成する工程と、シリコン酸化膜12上に金属膜13を形成する工程と、シリコン基板11表面を加熱し、シリコン酸化膜12と金属膜13とを反応させて金属シリケート薄膜14を形成する工程と、金属膜13をパターニングしてゲート電極を形成し、金属シリケート薄膜14及びシリコン酸化膜12をパターニングしてゲート絶縁膜を形成する工程とを有する。【選択図】 図1
請求項(抜粋):
シリコン基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に金属膜を形成する工程と、
前記シリコン基板表面を加熱し、前記シリコン酸化膜と前記金属膜とを反応させて金属シリケート薄膜を形成する工程と、
前記金属膜をパターニングしてゲート電極を形成し、前記金属シリケート薄膜及び前記シリコン酸化膜をパターニングしてゲート絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (6件):
H01L29/78
, H01L21/316
, H01L21/8238
, H01L27/092
, H01L29/423
, H01L29/49
FI (4件):
H01L29/78 301G
, H01L21/316 C
, H01L29/58 G
, H01L27/08 321D
Fターム (57件):
4M104AA01
, 4M104BB13
, 4M104BB29
, 4M104BB30
, 4M104BB34
, 4M104BB35
, 4M104CC05
, 4M104DD64
, 4M104DD65
, 4M104DD80
, 4M104DD83
, 4M104DD86
, 4M104EE03
, 4M104EE14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AA07
, 5F048AC03
, 5F048BA01
, 5F048BB04
, 5F048BB09
, 5F048BB11
, 5F048BB14
, 5F048BB17
, 5F058BA01
, 5F058BC04
, 5F058BD04
, 5F058BD05
, 5F058BD06
, 5F058BH01
, 5F058BJ01
, 5F140AA00
, 5F140AA24
, 5F140AB03
, 5F140BA01
, 5F140BA20
, 5F140BD01
, 5F140BD05
, 5F140BD13
, 5F140BE05
, 5F140BE06
, 5F140BE07
, 5F140BE09
, 5F140BE19
, 5F140BF01
, 5F140BF03
, 5F140BF06
, 5F140BF07
, 5F140BF10
, 5F140BG30
, 5F140BG33
, 5F140BG37
, 5F140BG44
, 5F140BG56
, 5F140BK13
, 5F140BK21
引用特許:
前のページに戻る