特許
J-GLOBAL ID：200903013221310870

データ格納システムおよびそれを用いたデータ放送受信装置

発明者：
佐多 正博

佐多 正博 について

, 
澤田 勝明

澤田 勝明 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-141754
公開番号（公開出願番号）：特開2001-325145
出願日： 2000年05月15日
公開日（公表日）： 2001年11月22日
要約：
【要約】【課題】 処理スピードが速く、かつデータ記憶領域中のリージョン領域の断片化を抑制することが可能なデータ放送受信装置を提供する。【解決手段】 RAM142は、TSデコーダ104.1および104.2により抽出されたデジタルデータを格納するためのデータ記憶領域を有する。データ記憶領域は、割当要求に従って、所定の固定データ長にそれぞれが対応するバッファ領域が割当られるパーティション領域と、割当要求に従って、格納されるべきデータ長に応じたセグメント領域が割当てられるリージョン領域とを含んでいる。演算処理部144は、デジタルデータのデータ長に応じて、パーティション領域とリージョン領域のいずれにデータを格納するかを決定し、割当要求を生成する。
請求項（抜粋）：
データ格納システムであって、入力されたデータを格納するためのデータ記憶領域を有するデータ記憶手段を備え、前記データ記憶領域は、割当要求に従って、所定の固定データ長にそれぞれが対応するように予め定められた複数の固定長データ格納領域のうちからデータ格納領域が割当られる固定長記憶領域と、前記割当要求に従って、格納されるべきデータ長に応じた可変長データ格納領域がデータ格納領域として割当てられる可変長記憶領域とを含み、前記入力されたデータのデータ長に応じて、前記固定長記憶領域と前記可変長記憶領域のいずれにデータを格納するかを決定し、前記割当要求を生成するデータ記憶制御手段をさらに備える、データ格納システム。
IPC (7件)：
G06F 12/02 540 ,  G06F 12/00 501 ,  H04N 5/44 ,  H04N 5/445 ,  H04N 7/025 ,  H04N 7/03 ,  H04N 7/035
FI (6件)：
G06F 12/02 540 ,  G06F 12/00 501 H ,  H04N 5/44 A ,  H04N 5/44 Z ,  H04N 5/445 Z ,  H04N 7/08 A
Fターム (23件)：
5B060AA03 ,  5B060AA14 ,  5B060AC19 ,  5B082CA01 ,  5C025AA30 ,  5C025BA14 ,  5C025BA25 ,  5C025CA09 ,  5C025CB10 ,  5C025DA05 ,  5C063AA01 ,  5C063AB03 ,  5C063AB07 ,  5C063AB11 ,  5C063AC03 ,  5C063CA12 ,  5C063CA23 ,  5C063CA34 ,  5C063CA36 ,  5C063DA03 ,  5C063DA07 ,  5C063DA13 ,  5C063DB09
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM