特許
J-GLOBAL ID：200903013465363622
ターボ符号のための改良型インターリーバ
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岡田 次生 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-564307
公開番号（公開出願番号）：特表2002-522945
出願日： 1999年08月02日
公開日（公表日）： 2002年07月23日
要約：
【要約】受信されメモリに記憶されたデータ・フレームについて動作するプロセッサを備え、符号をインターリーブするシステムおよび方法を提供する。プロセッサは、データ・フレームの部分を分離し、該部分を並び替えて、整数論に基づく式を使用してデータ散乱を最大に達成する。
請求項（抜粋）：
予め決められたサイズを有するデータ・フレームの複数の部分をインターリーブする装置であって、 予め決められた行サイズを有する複数の行および予め決められた列サイズを有する複数の列によってインデックス付けされた前記データ・フレームを受信し記憶するよう構成されたメモリと、 前記メモリに接続されたプロセッサとを備え、 前記予め決められた行サイズと前記予め決められた列サイズの積は、前記データ・フレームの予め決められたサイズに等しく、 前記プロセッサは、前記データ・フレームを複数の部分に分離し、i1(n1)=α1^(n1)mod(P1)に従って前記複数の行によりインデックス付けされた前記複数の部分が並び替えられたシーケンスを生成するよう構成され、P1は、前記予め決められた行サイズより大きい素数であり、n1は、1からP1-1までの範囲にある整数であり、α1は、P1の原始根であり、 前記プロセッサは、i2(n2)=α2^(n2)mod(P2)に従って、前記複数の列によりインデックス付けされた前記複数の部分が並び替えられたシーケンスを生成するよう構成され、P2は、前記列サイズより大きい素数であり、n2は、1からP2-1までの範囲にある整数であり、α2は、P2の原始根であり、 その結果、i1(n1)が、1と前記予め決められた行サイズとの間にある一意の数となり、i2(n2)が、1と前記予め決められた列サイズとの間にある一意の数となることにより、前記データ・フレームの部分がインターリーブされる、装置。
IPC (3件)：
H03M 13/27
, G06F 11/10 330
, H03M 13/29
H03M 13/27
, G06F 11/10 330 S
, H03M 13/29
5B001AA13
, 5B001AB03
, 5B001AC05
, 5B001AD06
, 5B001AE02
, 5J065AC02
, 5J065AG06
, 5J065AH06
, 5J065AH17
, 5J065AH19
