特許
J-GLOBAL ID:200903040495314860

順列ユニットを含む回路配置及び一団の項目を処理する方法

発明者:
出願人/特許権者:
代理人 (1件): 杉村 暁秀 (外6名)
公報種別:公表公報
出願番号(国際出願番号):特願平8-523383
公開番号(公開出願番号):特表平9-511606
出願日: 1996年01月29日
公開日(公表日): 1997年11月18日
要約:
【要約】この回路配置は番号の集合の疑似ランダム順列を計算する。該回路配置により計算されることのできる順列は、幾つかの基本的疑似ランダム順列の結合及び計算された順列の逆順列を含むことを要する。(結合とは累積的に繰り返される番号の順序変更に対応し、逆順列とは或る順列を元に戻すところの順列である。)基本的疑似ランダム順列、その結合、及び逆順列はすべて同じ生成器により計算され、該生成器の動作は整係数fiの或る集合を特定することにより適切な順列を計算することが命令される。該生成器は、αをmのすべての素因数で整除される整数の番号で、もしmが4の倍数ならばαも4の倍数であり、そのポテンシーs(σ)は2以上であるとするとき、Iに対応してn=0,...,m-1なる番号nの順列σ(n)を計算する。すべての順列に同じαが用いられとき、生成された順列のすべての結合及び逆順列は同じ生成器により同じやり方で計算できると仮定する。第1及び第2の順序はいずれもこのタイプの異なる順列に対応するとし、項目の一団を記憶媒体中に第1の順序で記憶し、該記憶媒体から第2の順序で検索することにより、上記一団を疑似ランダム的に順列置換し、前の一団が完全にそれから検索されてしまう以前に上記項目の一団を該記憶媒体中に記憶させ始めることを可能にする。
請求項(抜粋):
一組のm個の番号の逐次疑似ランダム順列を生成する回路配置において、 該回路配置は: - 制御信号を生成するための制御手段を有して成り、各制御信号は、sを1より大きい自然数とするとき、fi(i=0,...,s)という(s+1)個の整係数のそれぞれの一組を特定するものであり、また - 各サイクルが上記制御信号の1つにそれぞれ制御される繰り返しサイクルで動作する計算手段を有して成り、該計算手段は、 fiを上記制御信号の1つによりそれぞれ特定された整係数とし;αを全サイクルに共通の整数の番号とし、αはmのすべての素因数で整除され且つmに関しsに等しいポテンシーs(α)を持つ;とするとき、 に対応する逐次順列のそれぞれ1つを、上記サイクル中に計算するものであることを特徴とする回路配置。
IPC (5件):
G06F 7/58 ,  G11B 20/12 102 ,  G11B 20/18 544 ,  G11B 20/18 570 ,  H03M 13/22
FI (5件):
G06F 7/58 B ,  G11B 20/12 102 ,  G11B 20/18 544 A ,  G11B 20/18 570 B ,  H03M 13/22
引用特許:
出願人引用 (2件)

前のページに戻る