特許
J-GLOBAL ID：200903013513814704

半導体装置及びその製造方法

発明者：
手塚 勉

手塚 勉 について

, 
高木 信一

高木 信一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-396463
公開番号（公開出願番号）：特開2002-280568
出願日： 2001年12月27日
公開日（公表日）： 2002年09月27日
要約：
【要約】【課題】 閾値電圧の異なるトランジスタを集積化した完全空乏型の電界効果トランジスタを提供することを目的とする。【解決手段】 高いGe組成のSiGe膜及び低いGe組成のSiGe膜を絶縁膜上に形成し、このうえにそれぞれ歪Si膜を形成する。この結果得られた歪Si膜中にそれぞれチャネル領域を有するトランジスタを構成することで閾値電圧の異なるトランジスタを集積化することができる。
請求項（抜粋）：
絶縁膜上の第1の領域に形成された第1格子緩和Si<SB>1-x</SB>Ge<SB>x</SB>(0≦x<1)膜と、及びその前記第1格子緩和Si<SB>1-x</SB>Ge<SB>x</SB>(0≦x<1)膜よりもGe組成の高い、前記絶縁膜上の第2の領域に形成された第2格子緩和SiGe膜と、前記第1格子緩和Si<SB>1-x</SB>Ge<SB>x</SB>(0≦x<1)膜上に形成された第1歪Si膜と、前記第2格子緩和SiGe膜上に形成された第2歪Si膜と、前記第1歪Si膜をチャネルとする完全空乏型の第1電界効果トランジスタと、前記第2歪Si膜をチャネルとする完全空乏型の第2電界効果トランジスタとを具備し、前記第1電界効果トランジスタと前記第2電界効果トランジスタとの閾値が異なっていることを特徴とする半導体装置。
IPC (6件)：
H01L 29/786 ,  H01L 21/8234 ,  H01L 21/8238 ,  H01L 27/08 331 ,  H01L 27/088 ,  H01L 27/092
FI (6件)：
H01L 27/08 331 E ,  H01L 29/78 618 E ,  H01L 29/78 618 B ,  H01L 29/78 613 A ,  H01L 27/08 321 D ,  H01L 27/08 102 C
Fターム (37件)：
5F048AA01 ,  5F048AB03 ,  5F048AC01 ,  5F048AC04 ,  5F048BA03 ,  5F048BA04 ,  5F048BA10 ,  5F048BA14 ,  5F048BA16 ,  5F048BB09 ,  5F048BB15 ,  5F048BB16 ,  5F110AA04 ,  5F110AA08 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110EE04 ,  5F110EE05 ,  5F110EE08 ,  5F110EE09 ,  5F110EE14 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG07 ,  5F110GG11 ,  5F110GG19 ,  5F110GG25 ,  5F110GG42 ,  5F110GG44 ,  5F110GG60 ,  5F110NN78 ,  5F110QQ08
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM