特許

J-GLOBAL ID：200903013542078014

半導体集積回路

発明者： 山内 忠昭
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-167097
公開番号（公開出願番号）：特開2001-344976
出願日： 2000年06月05日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】 データバスの占有面積の小さい半導体集積回路を提供する。【解決手段】 半導体記憶装置100は、第1のバンク10と、第1の入出力回路20と、第2のバンク30と、第2の入出力回路40と、データバス50〜53と、複数の回路60〜63とを含み、第1および第2のバンク10,30を、それぞれ、4つのブロック11〜14,31〜34に分割し、各ブロックに含まれるメモリセルにデータを入出力するためのデータバス50〜53から成るデータバス群を複数の回路60〜63のうち、隣接する2つの間であるA,B,C点で交差させる。

請求項（抜粋）：

複数のメモリセルを有し、独立に駆動できる第1および第2のバンクと、前記第1のバンクに含まれる複数のメモリセルにデータを書込み/読出しを行なう第1の入出力回路と、前記第2のバンクに含まれる複数のメモリセルにデータを書込み/読出しを行なう第2の入出力回路と、前記第1のバンクと前記第2のバンクとの間に配置され、前記第1および第2の入出力回路と接続されたデータバス群と、前記第1のバンクと前記第2のバンクとの間に配置され、前記データバス群とデータのやり取りを行なう複数の回路とを含み、前記データバス群は、前記複数の回路のうち隣接する2つの間で交差している半導体集積回路。

IPC (7件)：

G11C 11/409 ,  G11C 11/41 ,  G11C 11/401 ,  G11C 16/06 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (8件)：

G11C 11/34 354 R ,  G11C 11/34 301 E ,  G11C 11/34 345 ,  G11C 11/34 371 K ,  G11C 17/00 631 ,  H01L 21/82 W ,  H01L 27/04 D ,  H01L 27/04 F

Fターム (30件)：

5B015HH01 ,  5B015HH03 ,  5B015JJ12 ,  5B015JJ31 ,  5B015KB36 ,  5B015KB91 ,  5B015PP01 ,  5B015PP02 ,  5B015QQ18 ,  5B024AA07 ,  5B024BA21 ,  5B024BA23 ,  5B024BA29 ,  5B024CA16 ,  5B024CA21 ,  5B025AD04 ,  5B025AD05 ,  5B025AE08 ,  5F038BG06 ,  5F038BH07 ,  5F038BH19 ,  5F038CD07 ,  5F038CD17 ,  5F038DF12 ,  5F038EZ20 ,  5F064BB12 ,  5F064BB23 ,  5F064BB40 ,  5F064EE03 ,  5F064EE15

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平8-229092   出願人：日本電気アイシーマイコンシステム株式会社