特許
J-GLOBAL ID:200903013618454193

非相補入力構造を有する比較回路

発明者:
出願人/特許権者:
代理人 (1件): 岡部 正夫 (外10名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-156595
公開番号(公開出願番号):特開2003-069394
出願日: 2002年05月30日
公開日(公表日): 2003年03月07日
要約:
【要約】 (修正有)【課題】 従来の相補入力構造を有する比較回路での消費電力、トランジスタ数、スループット遅延などの技術上問題点を改善すべく、非相補入力構造を有する比較回路を提供する。【解決手段】 非相補比較器は、メモリセル、差動アンプまたは評価機能を行なうのに適した他のタイプの回路等の評価エレメントと、評価エレメントの第1および第2のノードのうちの対応するノードに各々接続された少なくとも第1および第2の入力枝とを含む。しかしながら、評価後、出力はフルデジタル値を達成するが電力消費不具合を受けない。トランジスタは交差結合型ランダムアクセスメモリセルを形成し、評価の間2つの枝の内容を比較する。
請求項(抜粋):
評価エレメントと、該評価エレメントの第1および第2のノードのうちの対応する1つに各々接続された少なくとも第1および第2の入力枝とを含み、第1および第2の入力枝は、お互いに対して非相補構造を有すると共に、それぞれ第1および第2の入力信号を受け取るのに適合されており、非相補構造は各々、それと関連して、入力信号のうちの対応する1つの入力信号の関数である値を有する可変パラメータを有し、評価エレメントは、第1および第2の入力信号の比較を行なうのに適合している比較回路。
Fターム (8件):
5J039DA08 ,  5J039DB05 ,  5J039DC00 ,  5J039KK00 ,  5J039KK18 ,  5J039MM03 ,  5J039MM04 ,  5J039NN00
引用特許:
審査官引用 (8件)
全件表示
引用文献:
審査官引用 (1件)

前のページに戻る