特許

J-GLOBAL ID：200903013680774064

薄膜トランジスタ及びその製造方法

発明者： 石田 有親 ,  柿木 正美 ,  後藤 康正 ,  川久 慶人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-059326
公開番号（公開出願番号）：特開平10-256554
出願日： 1997年03月13日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 製造工程の複雑化を防止するとともに、高性能及び高信頼性を達成することが可能な薄膜トタンジスタを提供する。【解決手段】 絶縁基板101上に形成されたゲート電極102と、ゲート電極102を覆うゲート絶縁膜103と、ゲート絶縁膜103上に多結晶半導体を用いて形成された活性層104と、活性層104上に抵抗率の異なる少なくとも2層以上の半導体層を積層して形成された一対のオーミックコンタクト層105、106と、一対のオーミックコンタクト層上に形成されたソース・ドレイン電極107とを有する。

請求項（抜粋）：

絶縁基板上に形成されたゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜上に多結晶半導体を用いて形成された活性層と、この活性層上に抵抗率の異なる少なくとも2層以上の半導体層を積層して形成された一対のオーミックコンタクト層と、この一対のオーミックコンタクト層上に形成されたソース・ドレイン電極とを有することを特徴とする薄膜トランジスタ。

IPC (4件)：

H01L 29/786 ,  G02F 1/136 500 ,  G09F 9/33 ,  H01L 21/336

FI (6件)：

H01L 29/78 616 U ,  G02F 1/136 500 ,  G09F 9/33 Z ,  H01L 29/78 616 K ,  H01L 29/78 616 L ,  H01L 29/78 616 A

引用特許：

審査官引用 (4件)

• 特開昭61-104671
  
• 表示用薄膜半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-301337   出願人：ソニー株式会社
• アクティブマトリックス基板の製造方法
  公報種別：公開公報   出願番号：特願平3-343797   出願人：京セラ株式会社
• 特開昭61-104671