不揮発性半導体記憶装置を含む半導体集積回路装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：井上一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-021930
公開番号（公開出願番号）：特開2002-231830
出願日： 2001年01月30日
公開日（公表日）： 2002年08月16日
要約：

【要約】 (修正有)【課題】 MONOS型の不揮発性半導体記憶装置においてサイドウォール状コントロールゲートのコンタクト構造を提供する。【解決手段】不揮発性半導体記憶装置は半導体基板10上に第1ゲート絶縁層12を介して形成されたワードゲート14と、半導体基板10に形成されたソース領域またはドレイン領域16,18と、ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成されたサイドウォール状の第1および第2コントロールゲート20,30と、を有する。両コントロールゲートはそれぞれ半導体基板に対して第2ゲート絶縁層22を介して、かつワードゲート対してサイド絶縁層24を介して配置される。また両コントロールゲートはそれぞれ列方向に連続して配置され、かつ行方向に対して隣り合う1組の第1および第2コントロールゲートは、共通コンタクト部200に接続される。

請求項（抜粋）：

不揮発性半導体記憶装置が複数の行および列に格子状に配列されたメモリセルアレイを有する半導体集積回路装置であって、前記不揮発性半導体記憶装置は、半導体層上に第1ゲート絶縁層を介して形成されたワードゲートと、前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物拡散層と、前記ワードゲートの一方の側面および他方の側面に沿ってそれぞれ形成された、サイドウォール状の第1および第2コントロールゲートと、を含み、前記第1コントロールゲートは、前記半導体層に対して第2ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置され、前記第2コントロールゲートは、前記半導体層に対して第2ゲート絶縁層を介して、かつ、前記ワードゲートに対してサイド絶縁層を介して配置され、前記第1および第2コントロールゲートは、それぞれ第1方向に連続して配置され、かつ、前記第1方向と交差する第2方向に対して隣り合う1組の第1および第2コントロールゲートは、共通コンタクト部に接続されている、半導体集積回路装置。

IPC (4件)：

H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (2件)：

H01L 27/10 434 , H01L 29/78 371

Fターム (39件)：

5F001AA13 , 5F001AB02 , 5F001AB03 , 5F001AB20 , 5F001AD12 , 5F001AD60 , 5F001AD61 , 5F001AD62 , 5F001AG07 , 5F001AG28 , 5F083EP18 , 5F083EP22 , 5F083EP24 , 5F083EP28 , 5F083HA02 , 5F083JA04 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083JA56 , 5F083KA01 , 5F083KA08 , 5F083LA16 , 5F083LA21 , 5F083PR06 , 5F083PR09 , 5F083PR15 , 5F083PR29 , 5F083PR40 , 5F101BA45 , 5F101BB02 , 5F101BB03 , 5F101BB04 , 5F101BD02 , 5F101BD35 , 5F101BD36 , 5F101BD37 , 5F101BH13 , 5F101BH19

引用特許：

審査官引用 (1件)

不揮発性半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願2001-106309 出願人：ソニー株式会社

前のページに戻る