特許

J-GLOBAL ID：200903013784988031

ビアフィリング方法

発明者： 土田 秀樹 ,  日下 大
出願人/特許権者： 日本リーロナール株式会社
代理人 (1件)： 千田 稔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-006183
公開番号（公開出願番号）：特開2003-213489
出願日： 2002年01月15日
公開日（公表日）： 2003年07月30日
要約：

【要約】【課題】優れた充填性、および優れた平滑性を与える、新規なビアフィリング方法の提供。【解決手段】フラッシュめっきを行った後、正電解時間1-50msec、逆電解時間0.2-5msecの周期で、正電解と逆電解との電流密度比であるF/R比が1/0.2以上で1/1よりも小さな値となるようPPR電流を加える、ビアフィリング方法。

請求項（抜粋）：

フラッシュめっきを行った後、正電解時間1-50msec、逆電解時間0.2-5msecの周期で、正電解と逆電解との電流密度比であるF/R比が1/0.2以上で1/1よりも小さな値となるようPPR電流を加える、ビアフィリング方法。

IPC (4件)：

C25D 7/00 ,  C25D 5/18 ,  C25D 5/34 ,  H05K 3/42 610

FI (4件)：

C25D 7/00 J ,  C25D 5/18 ,  C25D 5/34 ,  H05K 3/42 610 Z

Fターム (26件)：

4K024AA01 ,  4K024AA02 ,  4K024AA03 ,  4K024AA05 ,  4K024AA06 ,  4K024AA07 ,  4K024AA08 ,  4K024AA09 ,  4K024AA10 ,  4K024AA11 ,  4K024AA12 ,  4K024AA22 ,  4K024AB01 ,  4K024BA12 ,  4K024BB11 ,  4K024BC10 ,  4K024CA01 ,  4K024CA02 ,  4K024CA04 ,  4K024CA06 ,  4K024CA08 ,  4K024DA10 ,  4K024GA16 ,  5E317BB12 ,  5E317CC33 ,  5E317CC38

引用特許：

審査官引用 (3件)

• 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
  公報種別：公開公報   出願番号：特願平10-254591   出願人：日本リーロナール株式会社
• ビアフィリング方法
  公報種別：公開公報   出願番号：特願2001-388120   出願人：日本リーロナール株式会社
• 半導体装置及びその製造方法並びにめっき方法及び装置
  公報種別：公開公報   出願番号：特願平10-350018   出願人：富士通株式会社