特許

J-GLOBAL ID：200903013849576143

遅延回路およびそれを用いた発振回路

発明者： 隈田 一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-062841
公開番号（公開出願番号）：特開平10-261943
出願日： 1997年03月17日
公開日（公表日）： 1998年09月29日
要約：

【要約】【課題】 遅延時間を細かく制御でき、簡単な回路構成でディジタル信号で制御可能な遅延回路およびそれを用いた発振回路を実現する。【解決手段】 複数の遅延素子を直列接続して遅延回路を構成し、各遅延素子をトランジスタP1とそれより駆動能力が大きいトランジスタN1、トランジスタN2とそれより駆動能力が大きいトランジスタP2により構成し、トランジスタP1のゲートに入力信号を印加し、トランジスタN1のゲートにプリチャージ信号を印加し、トランジスタP2のゲートにプリチャージ信号の反転信号を印加し、トランジスタN2のゲートは中間ノードAに接続し、入力信号SINをプリチャージ信号として各遅延素子に入力し、入力信号SINがハイレベルのとき、ノードAがローレベル、出力端子OUTがハイレベルの状態にあり、入力信号SINの立ち下がりエッジを各遅延素子により順次伝搬し、遅延信号が得られる。

請求項（抜粋）：

第1または第2のレベルをとる入力信号を所定の時間だけ遅延させて出力する遅延回路であって、制御信号を受けて、当該制御信号に応じて第1のノードを第1のレベルに保持する第1の保持手段と、上記制御信号に応じて、第2のノードを第2のレベルに保持する第2の保持手段と、入力信号を受けて、当該入力信号が上記第2のレベルから上記第1のレベルに切り換わったとき、上記第1のノードを上記第1のレベルから上記第2のレベルに切り換える第1の切り換え手段と、上記第1のノードのレベル変化に応じて、上記第2のノードを上記第2のレベルから上記第1のレベルに切り換え、当該第2のノードの信号を出力する第2の切り換え手段とを有する遅延回路。

IPC (2件)：

H03K 5/135 ,  H03K 3/354

FI (2件)：

H03K 5/135 ,  H03K 3/354 A

引用特許：

審査官引用 (1件)

• インバータ装置
  公報種別：公開公報   出願番号：特願平6-192570   出願人：バー-ブラウン・コーポレーション