特許
J-GLOBAL ID：200903013910676911

半導体装置及びその製造方法

発明者：
竹廣 忍

竹廣 忍 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (2件)： 前田 実 ,  山形 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-305349
公開番号（公開出願番号）：特開2004-140274
出願日： 2002年10月21日
公開日（公表日）： 2004年05月13日
要約：
【課題】絶縁層上に形成されたMOSトランジスタ(MOSFET)を含んで成る集積度の高い半導体装置を製造する際、層間絶縁膜にコンタクトホールを形成するときにエッチングが半導体層で止まらず、絶縁層を突き抜けることを防止する。【解決手段】層間絶縁膜8のエッチング速度よりも遅いエッチング速度を有するエッチングストッパー膜12をMOSFET素子を構成するシリコン活性層3の側面を囲むように層間絶縁膜内8に埋め込む。【選択図】 図1
請求項（抜粋）：
絶縁層上に形成され、チャネル領域を有する半導体層と、前記半導体層内に形成され、前記チャネル領域に隣接して配置された拡散層と、前記拡散層の側面及び下部に隣接して形成されたエッチングストッパー膜とを有し、 前記チャネル領域下には前記絶縁層が隣接して配置されていることを特徴とする半導体装置。
IPC (6件)：
H01L29/786 ,  H01L21/28 ,  H01L21/76 ,  H01L21/762 ,  H01L21/768 ,  H01L29/417
FI (9件)：
H01L29/78 619A ,  H01L21/28 L ,  H01L29/50 M ,  H01L21/90 C ,  H01L29/78 618C ,  H01L29/78 617K ,  H01L29/78 621 ,  H01L21/76 D ,  H01L21/76 R
Fターム (75件)：
4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB18 ,  4M104CC01 ,  4M104CC05 ,  4M104DD06 ,  4M104DD63 ,  4M104EE03 ,  4M104EE16 ,  4M104FF11 ,  4M104GG09 ,  5F032AA09 ,  5F032AA32 ,  5F032AA46 ,  5F032BA01 ,  5F032BB01 ,  5F032CA17 ,  5F032DA02 ,  5F032DA23 ,  5F032DA24 ,  5F032DA26 ,  5F032DA30 ,  5F032DA34 ,  5F032DA60 ,  5F033HH04 ,  5F033HH08 ,  5F033JJ19 ,  5F033KK01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ33 ,  5F033QQ37 ,  5F033QQ60 ,  5F033QQ61 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033TT08 ,  5F033XX15 ,  5F110AA01 ,  5F110AA26 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD25 ,  5F110DD30 ,  5F110EE09 ,  5F110EE24 ,  5F110EE32 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF23 ,  5F110GG02 ,  5F110GG22 ,  5F110GG25 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110NN03 ,  5F110NN05 ,  5F110NN22 ,  5F110NN24 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ11
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM