特許

J-GLOBAL ID：200903014093243885

多層回路配線板及び半導体装置

発明者： 谷中 雅顕 ,  前原 正孝 ,  井田 勇人 ,  加藤 裕
出願人/特許権者： 凸版印刷株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2006-267313
公開番号（公開出願番号）：特開2008-091385
出願日： 2006年09月29日
公開日（公表日）： 2008年04月17日
要約：

【課題】本発明の目的とするところは、半導体チップを搭載する多層回路配線板において、その内部のフィルドビア近傍で発生する熱変型を抑え、信頼性の高い多層回路配線板を提供することである。【解決手段】上記課題を解決するため、本発明の多層回路配線板は、第1絶縁層と、第1絶縁層上に形成された第1配線層と、第1配線層上に接着剤層を介して積層された絶縁基材とを備え、第1配線層の周囲の第1絶縁層に掘り込みが形成され、掘り込みには接着剤が充填されているものとする。【選択図】図1

請求項（抜粋）：

第1絶縁層と、第1絶縁層上に形成された第1配線層と、第1配線層上に接着剤層を介して積層された絶縁基材とを備え、 第1配線層の周囲の第1絶縁層に掘り込みが形成され、掘り込みには接着剤が充填されていることを特徴とする多層回路配線板。

IPC (2件)：

H05K 3/46 ,  H01L 23/12

FI (6件)：

H05K3/46 N ,  H05K3/46 X ,  H01L23/12 N ,  H01L23/12 501B ,  H05K3/46 B ,  H05K3/46 G

Fターム (30件)：

5E346AA02 ,  5E346AA04 ,  5E346AA12 ,  5E346AA15 ,  5E346AA16 ,  5E346AA32 ,  5E346AA43 ,  5E346CC02 ,  5E346CC09 ,  5E346CC10 ,  5E346CC32 ,  5E346CC41 ,  5E346DD02 ,  5E346DD25 ,  5E346DD32 ,  5E346DD44 ,  5E346DD48 ,  5E346EE08 ,  5E346EE13 ,  5E346EE18 ,  5E346FF03 ,  5E346FF07 ,  5E346FF15 ,  5E346FF45 ,  5E346GG08 ,  5E346GG15 ,  5E346GG22 ,  5E346GG28 ,  5E346HH21 ,  5E346HH24

引用特許：

出願人引用 (1件)

• フリップチップパッケージ
  公報種別：公開公報   出願番号：特願平11-291043   出願人：日本電気株式会社