特許
J-GLOBAL ID:200903014203475361
半導体記憶装置
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-020927
公開番号(公開出願番号):特開平6-236691
出願日: 1993年02月09日
公開日(公表日): 1994年08月23日
要約:
【要約】【目的】同期信号によって同期を取り動作する方式の半導体記憶装置において、データの読み出し遅延を小さくし高速動作を可能にすること。【構成】2つのNANDゲート6,7をたすき掛けにしたラッチ回路1と、ラッチデータを出力するためのインバータ2と、センスアンプ4と、センスアンプ4の出力をプリチャージするPチャンネルトランジスタ3と、同期信号を反転させるインバータ5とで構成され、ラッチ回路1のセット入力にセンスアンプ4の出力,リセット入力に同期信号を入力する。
請求項(抜粋):
同期信号信号によって動作する半導体記憶装置において、メモリセルに接続するセンスアンプの出力を、第1のNANDゲートの第1の入力端子へ接続し、前記第1のNANDゲートの出力を第2のNANDゲートの第1の入力端子へ接続して、前記第2のNANDゲートの出力を前記第1のNANDゲートの第2の入力端子に接続し、前記第2のNANDゲートの第2の入力端子へ前記同期信号を入力して、前記第1のNANDゲートまたは前記第2のNANDゲートの出力を、インバータの入力端子へ接続し、前記インバータの出力を読み出し、データの出力とすることを特徴とする半導体記憶装置。
IPC (2件):
G11C 11/419
, G11C 11/409
FI (2件):
G11C 11/34 311
, G11C 11/34 354 A
引用特許:
審査官引用 (1件)
-
半導体集積回路
公報種別:公開公報
出願番号:特願平3-152684
出願人:日本電気株式会社
前のページに戻る