特許
J-GLOBAL ID:200903014355907305

積層セラミック電子部品の焼成方法

発明者:
出願人/特許権者:
代理人 (1件): 滝本 智之 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-178886
公開番号(公開出願番号):特開平10-025164
出願日: 1996年07月09日
公開日(公表日): 1998年01月27日
要約:
【要約】【課題】 外部電極の不良を低減し、かつ均一な形状、色、特性の積層セラミック電子部品を多量に作製する焼成方法を提供することを目的とするものである。【解決手段】 外部電極となる下層3aが塗布された積層バリスタ素子1を円筒型のサヤ13に詰め込み、下層3aが硬化するより高温でかつ積層バリスタ素子1が焼結を始める温度より低温でサヤ13の回転を開始し、非酸化雰囲気焼成するものである。
請求項(抜粋):
内部電極とセラミックシートとを交互に積層した積層セラミック被焼成素子に外部電極ペーストを塗布し、次に前記積層セラミック被焼成素子を少なくとも一つの貫通孔を有する回転可能なサヤ内に投入し、その後非酸化雰囲気で前記積層セラミック被焼成素子を焼成する際、前記外部電極ペーストが硬化する温度よりも高温でかつ前記積層セラミック被焼成素子が焼結を始める温度よりも低温から前記サヤの回転を開始する積層セラミック電子部品の焼成方法。
IPC (6件):
C04B 35/64 ,  C04B 37/02 ,  H01C 7/02 ,  H01G 4/12 364 ,  H05K 3/46 ,  C04B 35/495
FI (8件):
C04B 35/64 H ,  C04B 37/02 Z ,  H01C 7/02 ,  H01G 4/12 364 ,  H05K 3/46 H ,  C04B 35/64 C ,  C04B 35/64 B ,  C04B 35/00 J
引用特許:
審査官引用 (1件)

前のページに戻る