CMOSトランジスタ及び関連素子の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：園田吉隆 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-590208
公開番号（公開出願番号）：特表2002-533925
出願日： 1999年12月15日
公開日（公表日）： 2002年10月08日
要約：

【要約】本発明は、CMOS型トランジスタとそれに関連する装置の製造方法に関するものである。アクティブ層においてCMOS技術を利用して第1型及び第2型のトランジスタを製造する方法である。この方法によると、-アクティブ層の特定の領域をエッチング又は不活性化することで、第1(N)型及び第2(P)型のトランジスタのソース、所定幅のチャネル及びドレインを形成するアクティブ島部を画定(1)し、-少なくともアクティブ島部を絶縁層によって被覆(2)し、絶縁層を導電層で被覆(2)し、-第1型のトランジスタのゲートを全て、そして第2型のトランジスタのゲートを全て順番にエッチング(3)する。関連する装置とは、発明による方法に従って得られたCMOS型トランジスタ装置である。特に、アクティブマトリックス型液晶表示板のアドレッシング及び制御用の装置に適用可能である。

請求項（抜粋）：

アクティブ層におけるCMOS技術を利用した第1型及び第2型のトランジスタの製造方法であって、 -アクティブ層の特定の領域をエッチング又は不活性化することで、第1(N)型及び第2(P)型のトランジスタのソース(12)、所定幅のチャネル(10)及びドレイン(13)を形成するアクティブ島部(6)を画定(1)し、 -少なくともアクティブ島部(6)を絶縁層(8)によって被覆(2)し、絶縁層(8)を導電層(9)で被覆(2)し、 -第1(N)型のトランジスタのゲート(9)を全て、次に、第2(P)型のトランジスタのゲート(9)を全てエッチング(3)することを特徴とする方法。

IPC (10件)：

H01L 29/786 , G02F 1/1368 , G09F 9/30 330 , G09F 9/30 338 , G09F 9/30 348 , G09F 9/35 , H01L 21/336 , H01L 21/8238 , H01L 27/08 331 , H01L 27/092

FI (9件)：

G02F 1/1368 , G09F 9/30 330 Z , G09F 9/30 338 , G09F 9/30 348 A , G09F 9/35 , H01L 27/08 331 E , H01L 29/78 613 A , H01L 29/78 616 A , H01L 29/78 321 E

Fターム (48件)：

2H092JA26 , 2H092KA04 , 2H092MA17 , 2H092MA27 , 2H092NA27 , 2H092NA29 , 2H092PA01 , 5C094AA43 , 5C094AA44 , 5C094AA45 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA15 , 5C094EA04 , 5C094EA07 , 5F048AA09 , 5F048AC03 , 5F048BA16 , 5F048BB04 , 5F048BB06 , 5F048BB09 , 5F048BC06 , 5F048BC16 , 5F048DA17 , 5F048DA20 , 5F110AA16 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110EE03 , 5F110EE04 , 5F110EE09 , 5F110FF02 , 5F110GG02 , 5F110GG13 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HM15 , 5F110NN78 , 5F110QQ04 , 5F110QQ05 , 5F110QQ11

引用特許：

審査官引用 (2件)

アクティブマトリクス液晶ディスプレイおよびその製法
公報種別：公開公報出願番号：特願平7-119961 出願人：三菱電機株式会社
薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平4-292692 出願人：三菱電機株式会社

前のページに戻る