特許

J-GLOBAL ID：200903014389505796

デバイス試験装置用のタイミング比較回路

発明者： 新島 啓克
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-331892
公開番号（公開出願番号）：特開平9-222463
出願日： 1996年12月12日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】 ウインドウ比較モードにおいてフェイルを検出できないオフタイムを無くしたデバイス試験装置用のタイミング比較回路を提供する。【解決手段】 第1、第2ウインドウ・ストローブパルス生成回路S/RFF1、2と、ウインドウ・ストローブパルスの持続時間中、レベル比較器2からの出力信号中のフェイルの有無を検出する第1、第2フェイル検出回路5a、5bと、第1、第2インタリーブ回路8、9とを設け、第1インタリーブ回路により第1のストローブパルスを奇数周期と偶数周期にインタリーブし、第1ストローブパルス生成回路を奇数周期の第1ストローブパルスにより動作させ、第2ストローブパルス生成回路を偶数周期の第1ストローブパルス列により動作させ、また、第2インタリーブ回路により第2のストローブパルスを奇数周期と偶数周期にインタリーブし、奇数周期の第2ストローブパルス列によって第1ストローブパルス生成回路の動作を中止させ、偶数周期の第2ストローブパルス列によって第2ストローブパルス生成回路の動作を中止させる。

請求項（抜粋）：

被試験デバイスから読み出された出力信号のレベルを基準の高レベル又は低レベルと比較するレベル比較器と、タイミング比較用のクロックパルスであるストローブパルスを出力するタイミングジェネレータと、このタイミングジェネレータから供給される、各周期の第1の時点で立ち上る第1のストローブパルスによって作動され、かつ各周期において前記第1のストローブパルスが立ち上がってから所定時間経過後の第2の時点で立ち上る第2のストローブパルスによって非動作状態にされて、各周期毎にウインドウ・ストローブパルスを生成するウインドウ・ストローブパルス生成手段と、このウインドウ・ストローブパルス生成手段から出力されるウインドウ・ストローブパルスの持続時間において、前記レベル比較器から供給される比較結果の信号中にフェイル(FAIL)信号が存在するか否かを検出するフェイル検出手段とを含むタイミング比較回路と、このタイミング比較回路から出力されるフェイル信号を記憶する記憶手段と、を具備するデバイス試験装置において、前記タイミング比較回路は、ウインドウ・ストローブパルスを生成する第1のウインドウ・ストローブパルス生成手段と、前記レベル比較器から比較結果の信号が供給され、前記第1のウインドウ・ストローブパルス生成手段から供給されるウインドウ・ストローブパルスの持続時間中、この比較結果の信号中にフェイル信号が存在するか否かを検出し、フェイル信号が検出されるとこの検出結果を、前記第1のウインドウ・ストローブパルス生成手段から次のウインドウ・ストローブパルスの前縁が発生される時点まで保持する第1のフェイル検出手段と、ウインドウ・ストローブパルスを生成する第2のウインドウ・ストローブパルス生成手段と、前記レベル比較器から比較結果の信号が供給され、前記第2のウインドウ・ストローブパルス生成手段から供給されるウインドウ・ストローブパルスの持続時間中、この比較結果の信号中にフェイル信号が存在するか否かを検出し、フェイル信号が検出されるとこの検出結果を、前記第2のウインドウ・ストローブパルス生成手段から次のウインドウ・ストローブパルスの前縁が発生される時点まで保持する第2のフェイル検出手段と、1つの試験サイクルを構成する一連の周期の各周期において前記タイミングジェネレータから発生される第1のストローブパルスをインタリーブして奇数周期と偶数周期の2つのストローブパルス列とし、奇数周期の第1のストローブパルス列を前記第1のウインドウ・ストローブパルス生成手段に供給してこのパルス生成手段を動作させ、偶数周期の第1のストローブパルスを前記第2のウインドウ・ストローブパルス生成手段に供給してこのパルス生成手段を動作させる第1のインタリーブ回路と、前記一連の周期の各周期において前記タイミングジェネレータから発生される第2のストローブパルスをインタリーブして奇数周期と偶数周期の2つのストローブパルス列とし、奇数周期の第2のストローブパルス列を前記第1のウインドウ・ストローブパルス生成手段に供給してこのパルス生成手段の動作を中止させ、偶数周期の第2のストローブパルス列を前記第2のウインドウ・ストローブパルス生成手段に供給してこのパルス生成手段の動作を中止させる第2のインタリーブ回路と、を具備し、前記第1及び第2のインタリーブ回路によって前記第1及び第2のウインドウ・ストローブパルス生成手段を交互に動作させて、これらウインドウ・ストローブパルス生成手段によって交互に生成されるウインドウ・ストローブパルス間に時間の切れ目がないようにしたことを特徴とするタイミング比較回路。

IPC (3件)：

G01R 31/28 ,  G01R 31/319 ,  G11C 29/00 303

FI (4件)：

G01R 31/28 M ,  G11C 29/00 303 A ,  G01R 31/28 D ,  G01R 31/28 R

引用特許：

審査官引用 (1件)

• IC検査装置
  公報種別：公開公報   出願番号：特願平5-326237   出願人：安藤電気株式会社