特許

J-GLOBAL ID：200903014525554429

薄膜半導体装置の製造方法

発明者： 宮坂 光敏
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-070277
公開番号（公開出願番号）：特開2000-150901
出願日： 1999年03月16日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】優良な多結晶薄膜半導体装置を比較的低温で製造する。【解決手段】半導体膜をLPCVD法で形成する。気相堆積法で形成された半導体膜に一原子層酸化時間が酸化膜応力緩和時間より長い条件にて熱酸化を施す。

請求項（抜粋）：

基板上にシリコン(Si)を主体とした半導体膜を形成する第一工程と、該半導体膜の表面を熱酸化する第二工程とを少なくとも含む薄膜半導体装置の製造方法に於いて、該第一工程は気相堆積法(CVD法)にて高次シラン(SinH2n+2:n=2,3,4)を原料気体の一種として非晶質膜を堆積した後に、該非晶質膜を結晶化する事で半導体膜を形成して居る事を特徴とする薄膜半導体装置の製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/20 ,  H01L 21/316

FI (4件)：

H01L 29/78 618 A ,  H01L 21/20 ,  H01L 21/316 S ,  H01L 29/78 627 G

Fターム (51件)：

5F052AA17 ,  5F052DA02 ,  5F052DA10 ,  5F052DB01 ,  5F052DB02 ,  5F052DB03 ,  5F052DB04 ,  5F052DB07 ,  5F052JA01 ,  5F058BB04 ,  5F058BB07 ,  5F058BC02 ,  5F058BF55 ,  5F058BF56 ,  5F058BF59 ,  5F058BF62 ,  5F058BJ10 ,  5F110AA01 ,  5F110AA08 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110DD25 ,  5F110EE09 ,  5F110FF02 ,  5F110FF23 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG24 ,  5F110GG32 ,  5F110GG34 ,  5F110GG37 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110NN02 ,  5F110NN23 ,  5F110PP10 ,  5F110PP13

引用特許：

審査官引用 (5件)

• 特開平4-180617
  
• 特開平2-170428
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-332402   出願人：シャープ株式会社
• 特開平4-180617
  
• 特開平2-170428