特許
J-GLOBAL ID：200903014547273288
プログラマブル機能ブロック
発明者：
出願人/特許権者：
,
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-187737
公開番号（公開出願番号）：特開平11-024891
出願日： 1997年06月27日
公開日（公表日）： 1999年01月29日
要約：
【要約】【課題】高速かつ多機能なプログラマブル機能ブロックの提供。【解決手段】全加算器に、多様な論理回路として機能するAND-NOR回路を付加したロジックブロックと、相互結合配線およびハイ、ロウレベルのいずれかの信号をロジックブロックに提供するプログラマブル入力ブロックと、から成るプログラマブル機能ブロックにより、高速な算術演算と多様な論理機能を実現する。
請求項（抜粋）：
2つの反転した入力を有する第1のAND回路と、3つの入力を有しそのうち1つが反転した入力である第2のAND回路と、前記第1のAND回路と前記第2のAND回路の出力の論理和の否定をとるNOR回路と、から成る、少なくとも1つの前置ロジックと、1つの全加算器と、を含み、前記全加算器の3つの入力のうち、少なくとも1つの入力に、前記前置ロジックの出力が接続されて成るロジックブロックと、相互接続配線とハイレベル信号とロウレベル信号のうち1つの信号をプログラムによって選択してその出力とする少なくとも1つの入力選択ユニットと、を含み、前記ロジックブロックの入力が、前記入力選択ユニットの出力に接続されている、ことを特徴とするプログラマブル機能ブロック。
IPC (3件)：
G06F 7/00
, G06F 7/50
, H03K 19/173 101
G06F 7/00 E
, G06F 7/50 Z
, H03K 19/173 101
