特許
J-GLOBAL ID：200903014664834037
トンネルトランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-326944
公開番号（公開出願番号）：特開平8-186271
出願日： 1994年12月28日
公開日（公表日）： 1996年07月16日
要約：
【要約】【目的】 高集積化、高速動作が可能なトンネル現象利用のトランジスタの製造方法を提供することを目的とする。【構成】 GaAs基板1上にチャネル層4を形成する工程と、チャネル層4上に絶縁膜6を形成する工程と、絶縁膜6の一部領域を残すようにエッチングを施し、その絶縁膜6の一部領域上にゲート電極7を形成する工程と、チャネル方向にバンド間トンネル接合を形成するため、チャネル層4の一部領域にドーパント不純物単体をチャネル層4上に蒸着し、合金化し、ドレイン領域を形成する工程と、ソース領域を形成する工程と、前記ソース領域と前記ドレイン領域上にそれぞれソース電極8、ドレイン電極9を形成する工程からなる。
請求項（抜粋）：
基板上に第1の導電型を有したチャネル層を形成する工程と、前記チャネル層上に絶縁膜を形成する工程と、前記絶縁膜の一部領域を残すようにエッチングを施し、その絶縁膜の一部領域上にゲート電極を形成する工程と、チャネル方向にバンド間トンネル接合を形成するため、前記チャネル層の一部領域に前記第1の導電型と反対の第2の導電型を形成し得るドーパント不純物単体を前記チャネル層上に蒸着し、合金化し、ドレイン領域を形成する工程と、前記第1の導電型を有するソース領域を形成する工程と、前記ソース領域と前記ドレイン領域上にそれぞれソース電極、ドレイン電極を形成する工程からなることを特徴とするトンネルトランジスタの製造方法。
IPC (3件)：
H01L 29/80
, H01L 29/06
, H01L 29/66
