特許

J-GLOBAL ID：200903014738629430

バイアス回路

発明者： 小江 信一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-250622
公開番号（公開出願番号）：特開平9-093053
出願日： 1995年09月28日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】差動対型バイアス回路の出力振幅を温度変化や素子変動に依らずに一定にすることにある。【解決手段】GND,負電源Vss間に直列に接続した抵抗1〜3及びn型のFET4からなるバイアス発生部10と、n型のFET5〜7及び抵抗8,9からなる差動対回路部11とを有する。これらバイアス発生部10,差動対回路部11のn型のFET4,5を同一のバイアス電圧で制御することにより、素子等の温度変動や素子変動をキャンセルし、出力振幅を小さくする。

請求項（抜粋）：

接地,負電源間に直列に接続する第1乃至第3の抵抗およびドレインを前記第1,第2の抵抗の接続点に、ソースを前記負電源に接続するとともに、ゲートを前記第2,第3の抵抗の接続点に接続する第1のn型FETからなるバイアス発生部と、それぞれのゲートを第1,第2の入力端子に接続し且つそれぞれのソースを共通接続する第2,第3のn型FETとそれぞれ前記第2,第3のn型FETのドレイン,接地間に接続する第4,第5の抵抗とゲートを前記第1のn型FETのゲートに接続し且つドレインを前記第2,第3のn型FETのソースに、ソースを前記負電源に接続する第4のn型FETからなる差動対回路部とを有することを特徴とするバイアス回路。

IPC (5件)：

H03F 3/45 ,  G05F 3/24 ,  H02M 1/088 ,  H03K 17/14 ,  H03K 17/687

FI (5件)：

H03F 3/45 Z ,  G05F 3/24 B ,  H02M 1/088 ,  H03K 17/14 ,  H03K 17/687 H

引用特許：

審査官引用 (2件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平5-244180   出願人：日本電気株式会社
• 特開平4-278705