特許

J-GLOBAL ID：200903018613590570

半導体集積回路

発明者： 小江 信一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-244180
公開番号（公開出願番号）：特開平7-106875
出願日： 1993年09月30日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】抵抗負荷を用いたGaAsFETの差動対型増幅器を有する半導体集積回路の出力振幅を温度変動に対して一定にする。【構成】この回路は、ドレイン電極が出力端子2および1に接続され、かつ負荷抵抗5および6を介して電源VDDに接続されるとともにゲート電極に入力端子1および2が接続されエミッタ電極が共通接続された1対の差動n型GaAsFET1および2と、この共通接続されたソース電極に接続された定電流源3と、この定電流源3にゲートバイアス電圧を供給する電圧比較器8とを備える。さらに、電源VDDおよび接地電位GND間に抵抗素子7およびn型GaAsFET4の直列接続回路を設け、その直列接続点に電圧比較器8の入力端子(+)が接続され、入力端子(-)が比較基準電圧に接続されるとともにその出力端子が定電流源3およびn型GaAsFET4のゲート電極にそれぞれ接続される。

請求項（抜粋）：

ドレインまたはソース電極が負荷抵抗を介して第1の電源に接続されゲート電極に入力信号が供給されソースまたはドレイン電極が共通接続された1対の差動トランジスタ回路と、その共通接続されたソースまたはドレイン電極および第2の電源間に接続された定電流源トランジスタと、この定電流源トランジスタのゲートにバイアス電圧を供給するバイアス手段とを備えた半導体集積回路において、前記バイアス手段は、バイアス回路と、一方の入力端に供給される電圧を他方の入力端に供給されるあらかじめ定められた比較基準電圧と比較しその差電圧を増幅出力する電圧比較器とを備え、前記バイアス回路の出力電圧と前記比較基準電圧との比較結果に応答して前記定電流源トランジスタおよび前記バイアス回路の電流が制御されることを特徴とする半導体集積回路。

IPC (2件)：

H03F 3/45 ,  H03F 1/34

引用特許：

審査官引用 (1件)

• CMOS駆動回路
  公報種別：公開公報   出願番号：特願平4-049155   出願人：富士通株式会社