特許
J-GLOBAL ID:200903014798561851

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 小杉 佳男 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-296826
公開番号(公開出願番号):特開平7-151825
出願日: 1993年11月26日
公開日(公表日): 1995年06月16日
要約:
【要約】【目的】テストパターン生成時間及びテスト時間が削減され、かつテスト専用端子が必要とされることなくテスト容易化が図られた半導体集積回路を提供する。【構成】出力バッファ13a,13bと、リセット端子15と、入力端子16と、入力側が内部回路11及び入力端子16と接続されるとともに出力側が出力バッファ13a,13bそれぞれの入力側と接続され、システムリセット信号の有無に応じて入力端子16の信号もしくは内部回路11の信号を出力側に伝達するマルチプレクサ12a,12bとを備えた。
請求項(抜粋):
半導体チップの内部に配置された内部回路の出力信号を該半導体チップの出力ピンに伝達する出力バッファと、前記内部回路のイニシャライズを実行するシステムリセット信号が入力されるリセット端子と、前記内部回路の入力信号が入力される入力端子と、入力側が前記内部回路及び前記入力端子と接続されると共に出力側が前記出力バッファの入力側と接続され、前記システムリセット信号の有無に応じて、前記入力信号もしくは前記出力信号を出力側に伝達するマルチプレクサとを備えたことを特徴とする半導体集積回路。
IPC (4件):
G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
G01R 31/28 V ,  H01L 27/04 T
引用特許:
審査官引用 (5件)
  • 特開平3-191884
  • 特開平3-191884
  • テスト容易化回路
    公報種別:公開公報   出願番号:特願平3-178777   出願人:川崎製鉄株式会社
全件表示

前のページに戻る