特許
J-GLOBAL ID：200903014890225973
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-109393
公開番号（公開出願番号）：特開平7-321233
出願日： 1994年05月24日
公開日（公表日）： 1995年12月08日
要約：
【要約】 (修正有)【目的】 安定した動作を実現できるSRAMのメモリセル構造を提供する。【構成】 シリコン基板1の表面には、1対のドライバトランジスタ50aと1対のアクセストランジスタ50dが形成されている。このドライバトランジスタとアクセストランジスタとを覆う第1の絶縁層11に形成されたコンタクトホール11aの各々を通じて、アクセストランジスタのソース/ドレイン領域5、5の各々に接するように引出し配線層13aが形成されている。また第1の絶縁層11に形成されたコンタクトホールを通じて、ドライバトランジスタのソース領域5と接するようにグランド配線層13cが形成されている。このグランド配線層13cは、メモリセルアレイ内において引出し配線層13aの四方を取囲むように行方向および列方向に延びて網目状に形成され、行方向および列方向に配置された各メモリセルのグランド配線層と一体化されている。
請求項（抜粋）：
1対のドライバトランジスタと1対のアクセストランジスタとをメモリセル領域内に有するスタティック型メモリセルを備えた半導体記憶装置であって、主表面を有する半導体基板と、前記半導体基板の主表面に所定の距離を隔てて形成された1対のソース/ドレイン領域を有するドライバトランジスタと、前記半導体基板の主表面に所定の距離を隔てて形成された1対のソース/ドレイン領域を有するアクセストランジスタと、前記ドライバトランジスタと前記アクセストランジスタとを覆うように形成され、かつその上部表面に開口されて前記ドライバトランジスタのソース領域に達する第1の孔と前記アクセストランジスタのソース/ドレイン領域に達する第2の孔とを有する絶縁層と、前記第1の孔を通じて前記ドライバトランジスタのソース領域と接続するように前記絶縁層の上部表面に直接接して形成されるグランド配線層と、前記第2の孔を通じて前記アクセストランジスタのソース/ドレイン領域と接続するように、かつ前記絶縁層の上部表面に直接接するように前記グランド配線層と所定の距離を隔てて形成された引出し配線層とを備え、前記グランド配線層は、行列状に配置された複数のメモリセル領域内において、前記引出し配線層の四方を取囲むように行方向および列方向に延びて網目状に形成され、かつ前記メモリセルの各々に接続されている、半導体記憶装置。
IPC (5件)：
H01L 21/8244
, H01L 27/11
, H01L 21/8238
, H01L 27/092
, H01L 27/10 491
H01L 27/10 381
, H01L 27/08 321 F
