電界効果トランジスタ

発明者：
出願人/特許権者：
代理人 (1件)：朝日奈宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-139656
公開番号（公開出願番号）：特開平6-349859
出願日： 1993年06月10日
公開日（公表日）： 1994年12月22日
要約：

【要約】【目的】シングルゲートFETの特性を有しながらゲートとドレイン間の寄生容量を低減することができるFETを提供する。【構成】半導体基板1表面側に活性層が設けられ、該活性層の上にゲート電極5および該ゲート電極5を挟んでソース電極6とドレイン電極7とがそれぞれ設けられてなる電界効果トランジスタであって、前記ゲート電極5とドレイン電極7とのあいだにシールド用配線9が設けられている。

請求項（抜粋）：

半導体基板表面側に活性層が設けられ、該活性層の上にゲート電極および該ゲート電極を挟んでソース電極とドレイン電極とがそれぞれ設けられてなる電界効果トランジスタであって、前記ゲート電極とドレイン電極とのあいだにシールド用配線が設けられてなる電界効果トランジスタ。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 29/804

FI (2件)：

H01L 29/80 B , H01L 29/80 W

引用特許：

審査官引用 (5件)

特開平3-035536
特開昭62-110332
特開昭61-055971

全件表示

前のページに戻る