特許
J-GLOBAL ID：200903014984686990
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
松山 允之
公報種別：公開公報
出願番号（国際出願番号）：特願2004-238231
公開番号（公開出願番号）：特開2006-059905
出願日： 2004年08月18日
公開日（公表日）： 2006年03月02日
要約：
【課題】 ダイマウント部の低熱抵抗化と高接続信頼性を改善し、さらに高い放熱特性と信頼性を両立した半導体装置を実現することを目的としている。【解決手段】 リードフレームのダイパッド表面の半導体チップを搭載する領域の所要箇所に、平均粒径20nm以下の金属微粒子を含む導電性ペーストを塗布して第一の導電性ペーストパターンを形成し、この第一の導電性ペーストパターンに半導体チップをマウントし、第一の導電性ペーストパターンを加熱硬化する。次いで、前記第一の導電性ペーストパターンに隣接する領域に導電性ペーストを塗布して第二の導電性ペーストパターンを形成し、前記第一及び第二の導電性ペーストパターンを加熱硬化させる。以下定法に従い、ワイヤボンディングし、次いで樹脂封止する。前記方法において、第二の導電性ペーストパターンを形成する工程を、半導体チップの搭載前に行っても良い。【選択図】 図2
請求項（抜粋）：
リードフレームのダイパッド表面の半導体チップを搭載する領域の所要箇所に、平均粒径20nm以下の金属微粒子を含む第一の導電性ペーストを塗布して第一の導電性ペーストパターンを形成する工程と、
前記第一の導電性ペーストパターンに半導体チップをマウントする工程と、
前記第一の導電性ペーストパターンを加熱硬化する工程と、
前記リードフレームのダイパッド表面の硬化した前記第一の導電性ペーストパターンに隣接する領域に第二の導電性ペーストを塗布して第二の導電性ペーストパターンを形成する工程と、
前記第一および前記第二の導電性ペーストパターンを加熱硬化させる工程と、
前記半導体チップと前記リードフレームの端子部を金属ワイヤで接続する工程と、
前記リードフレーム、前記硬化した第一および第二の導電性ペーストパターン、前記半導体チップ、及び前記金属ワイヤを樹脂封止する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5F047AA11
, 5F047BA21
, 5F047BB18
