特許
J-GLOBAL ID：200903015075298636

半導体集積回路

発明者：
朝日 直子

朝日 直子 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝マイクロエレクトロニクス株式会社

東芝マイクロエレクトロニクス株式会社 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-095054
公開番号（公開出願番号）：特開2007-273577
出願日： 2006年03月30日
公開日（公表日）： 2007年10月18日
要約：
【課題】IC内部に形成されるスパイラルインダクタの近傍にダミー配線パターンを配置する際、ダミー配線パターンに渦電流を生じさせることなく、ダミー配線パターンに起因するスパイラルインダクタの高周波特性Q値の劣化を防止する。【解決手段】ICチップ内に割り当てられたインダクタ形成領域内20にインダクタとなるスパイラル状の配線パターンが形成されてなるスパイラルインダクタ21と、インダクタ形成領域内でスパイラルインダクタの内側および外側領域に所定のルールで形成されたダミー配線パターン24とを具備し、ダミー配線パターンは、閉ループの少なくとも一辺が開放された形状であり、スパイラルインダクタから一定距離L以上離れた位置で規則性および/または均一性を有して配置されている。【選択図】 図2
請求項（抜粋）：
半導体集積回路チップ内に割り当てられたインダクタ形成領域内にインダクタとなるスパイラル状の配線パターンが形成されてなるスパイラルインダクタと、 前記インダクタ形成領域内で前記スパイラルインダクタの内側および外側領域に所定のルールで形成されたダミー配線パターンと、 を具備し、 前記ダミー配線パターンは、閉ループの少なくとも一辺が開放された形状であり、前記スパイラルインダクタから一定距離以上離れた位置で規則性および/または均一性を有して配置されていることを特徴とする半導体集積回路。
IPC (2件)：
H01L 21/822 ,  H01L 27/04
FI (1件)：
H01L27/04 L
Fターム (12件)：
5F038AZ04 ,  5F038AZ06 ,  5F038CA02 ,  5F038CA06 ,  5F038CA07 ,  5F038CA09 ,  5F038CA17 ,  5F038CA18 ,  5F038CD05 ,  5F038CD10 ,  5F038EZ10 ,  5F038EZ20
引用特許：
出願人引用 (1件) 審査官引用 (1件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2001-181428   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM